期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
多端口存储器控制器IP核的设计与实现
被引量:
5
1
作者
王力纬
曹阳
+1 位作者
朱小虎
李晓辉
《武汉大学学报(理学版)》
CAS
CSCD
北大核心
2007年第5期617-621,共5页
提出了一种通用的多端口存储器控制器的设计与实现方案,该方案采用AMBA(advanced microcon-troller bus architecture)总线,最多可支持6个AHB(advanced high-performance bus)主设备同时访问存储器;支持包括SRAM、ROM、NOR-FLASH、SDR-S...
提出了一种通用的多端口存储器控制器的设计与实现方案,该方案采用AMBA(advanced microcon-troller bus architecture)总线,最多可支持6个AHB(advanced high-performance bus)主设备同时访问存储器;支持包括SRAM、ROM、NOR-FLASH、SDR-SDRAM、DDR-SDRAM在内的多种存储器;内部设计实现的仲裁器采用固定优先级和TimeOut机制相结合的仲裁策略.基于SMIC 0.13μm CMOS工艺库,芯片面积约为230653μm2,系统时钟为130 MHz.FPGA验证结果表明:该方案实现的存储器控制器能够充分利用存储器的带宽,提高系统的性能.
展开更多
关键词
存储器
控制器
先进微
控制器
总线结构
知识产权核
多端口存储器控制器
下载PDF
职称材料
题名
多端口存储器控制器IP核的设计与实现
被引量:
5
1
作者
王力纬
曹阳
朱小虎
李晓辉
机构
武汉大学电子信息学院
出处
《武汉大学学报(理学版)》
CAS
CSCD
北大核心
2007年第5期617-621,共5页
基金
国家高技术研究发展计划(863)项目(2002AA1Z1490)
国家教育部博士点基金(20040486049)资助项目
文摘
提出了一种通用的多端口存储器控制器的设计与实现方案,该方案采用AMBA(advanced microcon-troller bus architecture)总线,最多可支持6个AHB(advanced high-performance bus)主设备同时访问存储器;支持包括SRAM、ROM、NOR-FLASH、SDR-SDRAM、DDR-SDRAM在内的多种存储器;内部设计实现的仲裁器采用固定优先级和TimeOut机制相结合的仲裁策略.基于SMIC 0.13μm CMOS工艺库,芯片面积约为230653μm2,系统时钟为130 MHz.FPGA验证结果表明:该方案实现的存储器控制器能够充分利用存储器的带宽,提高系统的性能.
关键词
存储器
控制器
先进微
控制器
总线结构
知识产权核
多端口存储器控制器
Keywords
memory controller
AMBA(advanced microcontroller bus architecture)
IP core
multi-port memory controller
分类号
TN402 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
多端口存储器控制器IP核的设计与实现
王力纬
曹阳
朱小虎
李晓辉
《武汉大学学报(理学版)》
CAS
CSCD
北大核心
2007
5
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部