多端口存储器控制器IP核的设计与实现

提出了一种通用的多端口存储器控制器的设计与实现方案,该方案采用AMBA(advanced microcon-troller bus architecture)总线,最多可支持6个AHB(advanced high-performance bus)主设备同时访问存储器;支持包括SRAM、ROM、NOR-FLASH、SDR-SDRAM、DDR-SDRAM在内的多种存储器;内部设计实现的仲裁器采用固定优先级和TimeOut机制相结合的仲裁策略.基于SMIC 0.13μm CMOS工艺库,芯片面积约为230653μm2,系统时钟为130 MHz.FPGA验证结果表明:该方案实现的存储器控制器能够充分利用存储器的带宽,提高系统的性能.

基于嵌入式MPMC接口的内存访问机制

为满足用户不同的设计需求,采用将MicroBlaze软核的嵌入式子系统与综合软件环境设计相结合的设计方式。在现场可编程门阵列设计中,需要反复访问较大数据模板,在板级调试时因板上资源限制,数据模板不能进行板级功能验证。为此,利用嵌入式系统提供的多端口存储控制器(MPMC)接口将数据文件下载到目标板的指定位置,访问已下载的数据并完成功能验证。实验结果表明,该架构设计合理,板上资源占用少,能够满足设计的时序和逻辑要求,较好地完成内存调度。