多级抽取滤波器的VLSI实现

采用基于 ROM的可编程方案 ,实现了 ∑ΔADC中多级抽取滤波器 .梳状滤波器用作多级抽取的首级 ,使用全加器和全减器实现 .剩余 4倍抽取采用两级半带滤波器和升幅 FIR实现 .这些滤波运算采用一个 ALU分时进行 ,运算控制字存于 ROM中 ,仅需对 ROM编程即可实现不同的滤波器 .控制字同时实现了对 RAM的分级分块存取、规范符号编码 ( CSD)

多级抽取滤波器设计与MATLAB仿真实现

抽取是软件无线电中最核心部分。通过对多项抽取结构的分析,设计出一种多级抽取滤波器的实现方案,并通过MATLAB仿真实现。

应用于ΣΔADC的多级抽取滤波器面积有效实现方法

本文介绍了一种用于音频过采样模数转换器的多级抽取滤波器的面积有效实现方法。抽取滤波器的抽取倍数为256,通带波纹小于0.005dB,阻带抑制达到100dB。通带范围为0-20kHz,输出为48kHz的16比特信号。通过采用含RAM和ROM的面积有效架构,以及对一个运算周期中有效的指令调度,该抽取滤波器在XilinxFPGA上综合后仅使用了不到300个LUT和不到160个Slice。不同于串行或部分串行架构中运算速率通常大于输入采样速率的情况,该实现方法可使得运算速率和采样速率一致,从而简化整体ΣΔADC设计并降低功耗。架构中RAM和ROM的采用使得该抽取滤波器可编程,进一步可改进用于自适应滤波应用。最后,在Modelsim中的RTL仿真结果通过Matlab\Simulink程序进行了验证。

数字下变频中抽取滤波器的设计及FPGA实现

针对软件无线电接收机数字下变频中高速数字信号的降采样需求,利用半带滤波器及级联积分梳状滤波器,设计了一种半带滤波器前置的多级抽取滤波器架构。通过Simulink搭建系统模型验证之后,利用Xilinx ISE 12.3在Xilinx xc5vsx95t-2ff1136 FPGA上实现了一种下采样率为64的抽取滤波器。Modelsim仿真结果表明,该抽取滤波器设计是有效的,达到了设计指标。

轻量化音频信号处理算法与FPGA实现

为了解决语音通信系统中音频信号处理的数据量大,杂散信号多,以及调频接收机在接收到的音频信号忽大忽小的问题,提出了一种轻量化音频信号处理算法,并基于此算法在现场可编程门阵列(FPGA)平台上实现了音频信号的接收与自动增益控制。该算法结合数字下变频技术、多级抽取滤波技术及自动增益控制技术(AGC),应用于音频信号处理系统中,将从上级天线接收的射频模拟信号通过模数转换以及数字下变频转换为基带音频信号,经四级抽取滤波将基带信号中的杂散信号滤除,降低了系统的复杂性和功耗,同时AGC对基带音频信号进行控制调整,输出较为稳定的音频信号。经过实验证明:该算法能够有效地将信息速率从102.4 MHz降至32 kHz、减少计算负担、提高信号质量、降低了FPGA的资源利用率;并且实现音频信号的自动增益控制调整,其调整时间仅为12.8μs,满足接收机的功率稳定时间。

基于System Generator的数字下变频设计

Xilinx公司推出的DSP设计开发工具System Generator是在Matlab环境中进行建模,是DSP高层系统设计与Xilinx FPGA之间实现的"桥梁"。在分析了FPGA传统级设计方法的基础上,提出了基于System Generator的系统级设计新方法,并应用新方法设计验证了一套数字下变频系统,通过仿真和实验结果验证了该方法的有效性和准确性。

基于BEPCⅡ数据的数字束流位置测量器算法离线分析

介绍了数字BPM算法的原理和架构,并基于高能物理研究所自制的数字BPM硬件平台获取了BEPCⅡ束流流强为600 m A条件下的ADC采样数据。然后在MATLAB环境中设计了NCO模块、CIC滤波器、FIR滤波器以及BEPCⅡ束流逐圈位置数据计算模块,并给出了各模块的具体设计参数。最后通过实际ADC数据对各算法模块进行检验,给出了各模块处理后的频域分析结果,并得到了实际束流下水平方向和垂直方向上的逐圈位置分辨率分别为4. 55μm和4. 28μm,为FPGA在线算法的实现与优化提供了可靠的理论依据。

全数字接收机中的下变频技术研究

数字下变频(Digital Down-Conversion,DDC)是实现全数字接收机的核心技术之一。下变频包括混频和抽取两个关键模块,中频输入信号通过数字混频器变换到基带,并经抽取滤波器降低采样率,从而进一步减少后端实时处理的计算量。采用MATLAB对数字下变频模块进行性能仿真和高效的设计,给出优化的多级抽取滤波器设计结果;并结合基于软件无线电构架的BPSK通信体制,证明数字下变频算法稳定可靠,适用全数字接收机的设计要求。