多级流水线处理机的少课时实践内容设计

以少课时教学为前提,基于FPGA技术设计了一个适用于本科生的多级流水线处理机的实践内容。通过精简处理机结构、缩减运算规模,设计了一个学生能够在有限课时内实现的多级流水乘法处理机,并提出了流水线瓶颈段问题的解决方案,收到了良好的教学效果。

多级流水线结构高层次VHDL语言行为模型的研究

建立数字系统的高层次ＶＨＤＬ语言行为模型，是应用ＶＨＤＬ语言及自动综合系统以自顶向下的方法进行大规模集成电路设计的基础．以ＲＩＳＣＳＰＡＲＣＭＢ８６９０１为例，讨论建立多级复杂流水线结构的ＶＨＤＬ语言高层次行为模型的方法，同时对相关问题进行分析．

一种基于多级流水线加法器的累加电路设计研究

专用硬件电路常用来实现加速,以提升科学计算速度。在科学计算中,多个数据的累加是常见运算。在设计硬件累加器时,容易出现流水线阻塞问题。提出将数据依据流水线级次分成两类模块,不同类型的模块采用不同的累加方式。基于多级流水线加法器,在FPGA上实现了多个数据的累加。该设计消耗资源少,流水线利用率高,控制相对简单,尤其是在数据规模很大时,优势尤其明显。

光电色选机高速数据采集系统的设计

介绍了在光电色选机中应用的多通道数据采集和传输的方法,在系统中通过设计多级流水线,将多个数据采集系统有机地组织,由CPLD协调高速模拟开关、A/D转换器、差分总线发送器有序地工作,达到256个模拟量的扫描式高速信号采集,数据量为1.5M B/s,得到的数据通过差分的方式长距离传输,在5 m的传输范围内长时间可靠工作。

基于无伸缩因子CORDIC算法的DDS设计

提出一种无伸缩因子的双曲线坐标旋转数字计算(CORDIC)算法,该算法解决了伸缩因子的补偿问题,扩展了传统算法中受限的收敛域。对改进算法进行了误差分析,并通过仿真图直观比较,表明采用的算法精度满足硬件精度要求。提出了一种CORDIC算法的多级流水线结构和一种新的直接数字频率合成器(DDS)设计方法,此方案降低了硬件复杂度,易于实现。

基于超大规模FPGA的FFT设计与实现

在宽带数字接收机中,需要对数字检波输出的信号流进行实时FFT运算。提出了一种用于宽带数字接收机的基于Xilinx的Virtex-IV芯片的高速FFT的设计与实现方法,采用了多级串行流水线结构及优化的数据存取方式,设计出用单片FPGA实现了2048点实数的FFT方案。其完成2048点FFT的时间约为4.57μs,能很好地满足系统处理的实时性要求,在工程实践中有很大的应用前景。

基于FPGA的PCI/PCI-E可扩展网络分组处理系统设计

通过处理器的PCI/PCIE接口对外连接FPGA,利用FPGA的可编程特性扩展网络端口与分组处理性能,可有效提升处理器在路由交换领域的应用能力。基于一体化、可扩展的架构理念,设计了网络端口与分组处理的性能可按需扩展的网络分组处理系统,完成了FPGA逻辑和CPU软件的设计实现,通过嵌入式仿真验证方法完成了系统级的功能和性能的仿真验证。结果表明,该网络分组转发处理系统的网络端口与分组处理的性能扩展符合预期的设计约束。