基于国产化平台的多路千兆以太网接口设计与实现

千兆以太网通信接口国产化是网络通信设备实现自主可控的第一步,也是应用最广泛的技术之一。考虑到国产化平台成本因素,采用较低成本的CPU和FPGA实现多路以太网接口交互平台。若按照标准设计,多路接口设计在较低规格FPGA中会出现时钟资源欠缺和时序不稳定现象。针对该问题,将接收时钟共享、相位取反、时序优化以及相位偏移调整等多种方式相结合,解决时钟资源和时序不稳定问题,实现了国产化FPGA与CPU多路千兆以太网接口交互平台。

基于FPGA+ARM多路千兆以太网通信接口设计

针对现有的千兆以太网通信接口设计中存在的价格昂贵、不能胜任多路以太网传输等问题,提出并实现一种基于FPGA+ARM的多路千兆以太网通信接口模块。该设计分为ARM和FPGA两个部分,通过STM32微处理器带有的灵活静态存储控制器(FSMC)接口进行数据交换。ARM部分通过发送函数、接收函数实现对以太网接口控制以及对数据的处理;FPGA部分采用自顶向下的设计方法,通过时序转换模块、打包解包模块以及MAC控制模块实现以太网接口功能,并且定义了两个自定义协议,分别用于ARM与FPGA通信以及FPGA内部打解包模块与MAC控制模块的通信。搭建了硬件测试验证平台对设计进行了全面验证。硬件测试验证结果表明该设计能够正确实现以上功能。该方案成本低廉、扩展性强、支持多通道传输且支持网络风暴抑制,适用于对成本要求较高且需多通道以太网传输的场景。