基于多路并行DDS的快跳频信号发生器设计实现

针对新型干扰功率大、频带宽、样式多等特点,采用相干快跳频体制可提高无线通信系统抗干扰能力。为满足相干快跳体制中跳频信号载波相位严格连续的需求,基于多路并行的直接频率合成(DDS)技术,利用FPGA+DAC的硬件平台,设计并实现了一种快跳频信号发生器,并通过实际测试,验证了其性能特性符合设计需求。

运用多路DDS并行扩展输出带宽

直接数字式频率合成器（ＤＤＳ）的主要缺点是输出带宽窄、频谱杂散较大。用多路ＤＤＳ并行的方法来扩展输出带宽，与ＤＤＳ／ＰＬＬ等混合系统相比较，具有不降低频率转换时间和频谱杂散性能等优点。

基于并行DDS的QPSK调制和宽带跳频技术

针对通信终端测试领域中需要产生宽带调制和跳频信号的应用需求,在并行DDS算法的基础上,合理设计软硬件架构,完成了单载波信号、QPSK调制信号和跳频信号的合成,并通过软件补偿减小实际信号的频率偏差。实验证明,该方法可以产生0~1GHz范围内的单载波信号、调制信号和跳频信号,频差比不补偿时降低一个数量级,调制信号带宽达80MHZ,跳频速率可达到4000跳每秒,信号性能符合实际需求。

高性能DDS信号产生器的设计研究

介绍DDS的性能特点和两种技术实现方案。针对DDS的缺点,利用多路并行技术设计的新型DDS具有扩展输出带宽、保特高速稳定和频谱杂散的性能。