基于MS-offset的多边类型LDPC码译码算法研究

介绍了多边类型LDPC码,对一种易于硬件实现简化的最小和积补偿算法(MS-offset算法)进行研究并应用在多边类型LDPC码中,通过算法仿真完成了其性能对比分析,利用Verilog语言完成该算法的实现。该算法简化了硬件实现的复杂度,降低了资源消耗。

多码率多边类型LDPC码译码器的设计与实现

提出了一种固定码长的多码率多边LDPC码译码器,该译码器采用对校验比特信息进行间隔删余的算法实现其多码率译码,并设计了一种适合多码率多边LDPC码的部分并行译码结构。基于该结构在FPGA平台上实现了码长为640 bit,码率为0.5～0.8的多边LDPC码译码器。

多边类型LDPC码删余方案的设计

根据多边类型低密度奇偶校验码的结构优势,提出了简化的分组选择删余算法,设计了码率自适应的多边类型低密度奇偶校验码。仿真结果表明,相较于码率自适应不规则低密度奇偶校验码以及可有效编码的码率自适应的低密度奇偶校验码,本文设计的码率自适应的多边类型低密度奇偶校验码在BER=10-6时有0.1-0.2dB范围的增益;同时在混合自动重传方案中,当吞吐量为0.71b/s/Hz时分别有0.6dB,1.2dB的增益。

面向连续变量量子密钥分发的多边型LDPC码设计与性能分析

为满足连续变量量子密钥分发(continuous-variable quantum key distribution,CV-QKD)应用场景中对高性能低密度奇偶校验(low density parity check,LDPC)码的需求,提出了针对一类具有3种边类型且部分变量节点度为1的多边型LDPC(multi-edge type LDPC,MET-LDPC)码的设计方法。通过掩模到需要的度分布的方式设计左上角矩阵;采用基于多路径外在信息度(extrinsic message degree,EMD)策略的渐进边增长(progressive edge growth,PEG)算法设计左下角矩阵;将各部分矩阵组合在一起完成MET-LDPC码的设计。仿真结果表明,采用掩模加PEG算法设计的MET-LDPC码比单独用PEG算法设计的MET-LDPC码性能更优。

自适应MET-LDPC编码方案及FPGA实现

介绍自适应多边类型低密度奇偶校验码(MET-LDPC)多码率编码方案,在不改变编码器生成矩阵的基础上采用规则删余的方法构造多码率编码并硬件实现。在编码器硬件实现中,采用寄存器组比特交织方案,减少资源占用,提高了处理能力。在占用较低硬件资源的情况下,编码器吞吐量为100Mbit/s,满足高速编码的要求。