为满足HEVC(High Efficiency Video Coding)标准解码器中数据高吞吐率和高访存量的要求,提出了一种面向HEVC的高效率分像素插值滤波VLSI(Very Large Scale Integration)架构设计。在HEVC标准分像素插值算法的基础上,构造高并行度和流水...为满足HEVC(High Efficiency Video Coding)标准解码器中数据高吞吐率和高访存量的要求,提出了一种面向HEVC的高效率分像素插值滤波VLSI(Very Large Scale Integration)架构设计。在HEVC标准分像素插值算法的基础上,构造高并行度和流水线的插值滤波VLSI架构;利用滤波器系数反转对称性,设计可复用8阶滤波器结构,以减少滤波器硬件面积;在传统的单输入通道插值器的基础上,设计两路并行的8输入插值器,以提高数据吞吐量。实验结果表明,该设计能在频率为34.2 MHz下完成1 920×1 080@30帧/s视频解码需求,同时,能够满足3 840×2 160@60帧/s视频的实时传输。展开更多
雷达侦察系统对于配套实验用雷达信号发射机往往需要可以同时发射多种参数、软件可配置的雷达信号。针对实际需求,提出了一种基于软件无线电(software defined radio,SDR)可重构多通道雷达发射机系统,该系统以SDR平台为构架,通过现场可...雷达侦察系统对于配套实验用雷达信号发射机往往需要可以同时发射多种参数、软件可配置的雷达信号。针对实际需求,提出了一种基于软件无线电(software defined radio,SDR)可重构多通道雷达发射机系统,该系统以SDR平台为构架,通过现场可编程门阵列(field-programmable gate array,FPGA)实现多通道数字信道化发射机结构模型。在建立实信号信道化发射机基本数学模型的基础上,推导并得到了一种具有计算高效、结构简单的多通道雷达发射机模型。在基于SCA软件协议规范下,构建了SDR可重构多通道的雷达发射机模型,给出了硬件软件实现的基本框架和步骤。对提出的多通道雷达发射机高效结构模型进行了MATLAB仿真,验证了多通道雷达发射机高效结构模型的正确性。该结构模型已经在实际系统中得以应用,在工程应用方面具有一定的实用价值。展开更多
文摘雷达侦察系统对于配套实验用雷达信号发射机往往需要可以同时发射多种参数、软件可配置的雷达信号。针对实际需求,提出了一种基于软件无线电(software defined radio,SDR)可重构多通道雷达发射机系统,该系统以SDR平台为构架,通过现场可编程门阵列(field-programmable gate array,FPGA)实现多通道数字信道化发射机结构模型。在建立实信号信道化发射机基本数学模型的基础上,推导并得到了一种具有计算高效、结构简单的多通道雷达发射机模型。在基于SCA软件协议规范下,构建了SDR可重构多通道的雷达发射机模型,给出了硬件软件实现的基本框架和步骤。对提出的多通道雷达发射机高效结构模型进行了MATLAB仿真,验证了多通道雷达发射机高效结构模型的正确性。该结构模型已经在实际系统中得以应用,在工程应用方面具有一定的实用价值。