一种新的CMOS电路最大功耗估计方法

过大的峰值功耗会使芯片承受过大的瞬间电流冲击 ,降低芯片的可靠性及性能 ,因此有效地对电路最大功耗作出精确的估计非常重要 .为了在尽可能短的时间内对 VL SI电路的最大功耗下限作出较为可信的估计 ,给出了一种新的 CMOS电路最大功耗估计方法 .ISCAS85电路集的实验结果表明这种估计方法不仅对于无时间延迟功耗计算模型 ,而且对于有时间延迟功耗计算模型 ,都具有最大功耗估计值较准确和耗时短的优点 .

一种面向异构并行系统的最大功耗管理方法

高功耗已成为制约高性能计算机发展的重要问题之一.近年来,大量研究关注于如何在满足系统功耗约束的条件下优化系统执行性能.然而,已有方法大都针对同构系统,未考虑异构处理器之间的功耗或速度差异,难以高效应用于基于加速器的异构系统.对当前异构并行系统执行模型进行了抽象,并提出了融合两级功耗控制机制的系统功耗管理框架,自顶向下依次为系统级功耗控制器和异构处理引擎功耗控制器.在异构处理引擎功耗控制中,针对类OpenMP并行循环,首先分析了异构多处理器在满足功耗约束条件下达到性能最优的条件.基于该结果,给出了功耗受限的并行循环划分算法,该方法通过协调并行循环调度和动态电压频率调节技术以优化异构并行处理.在系统级功耗控制中,建立了异构处理引擎效能评估方法,以此作为功耗划分的依据,在兼顾并发应用公平性的同时,提高系统整体执行效能.最后,基于典型CPU-GPU异构系统验证了方法的有效性.

一种新的CMOS组合电路最大功耗快速模拟方法

过大的峰值功耗会使芯片承受过大的瞬间电流冲击 ,降低芯片的可靠性及性能 ,因此有效地对电路最大功耗做出精确的估计非常重要 .由于在实际电路中存在时间延迟 ,而考虑延时的电路功耗模型计算量较大 ,因此用模拟方法求取电路最大功耗非常耗时 .为了在尽可能短的时间内对 VL SI电路的最大功耗做出较为可信的估计 ,首次提出了二阶段模拟加速方法 .对 ISCAS85电路集的实验结果表明 。

CMOS电路最大功耗宏模型

参照已有的平均功耗宏模型研究成果 ,将电路最大功耗假设为输入向量对序列长度与跳变率的函数 ,并采用神经元网络拟合出该函数 ISCAS85电路集的实验结果表明 ,最大功耗宏模型的计算结果与门级电路最大功耗的实际模拟结果之间的误差可以控制在 10

基于GSAA算法的组合电路最大功耗估计方法

最大功耗估计问题是一个NP难题。提出的方法利用遗传模拟退火算法(GSAA)在整个解空间快速搜索问题的最优解,实现组合电路最大功耗的快速、精确估计。仿真结果表明,提出的方法比基于遗传算法(GA)的估计方法在估算精度和收敛速度上都有提高,适合于大规模组合电路最大功耗的估计。

CMOS VLSI电路最大功耗估计

最大功耗分析对于设计高可靠性的VLSI芯片是非常重要的 .由于电路功耗强依赖于其输入模式 ,对有大量管脚的CMOS组合或时序电路 ,不能采用穷举搜索 .本文用遗传算法来选择具有高功耗的输入及内部状态模型 ,在逻辑仿真基础上实现CMOS电路的最大功耗估算 .同时用逻辑仿真的统计方法来衡量获得最大功耗的质量 .基于ISCAS85和ISCAS89基准电路的仿真表明 ,新方法在大规模门数时具有明显的优势 ,估算精度较高 .而且新方法的计算时间基本上是电路逻辑门的线性关系 .

基于遗传算法的组合电路最大功耗估计

用遗传算法来选择具有高功耗的输入模型 ,对电路进行仿真 ,实现组合电路的最大功耗估算 ,同时给出了基于统计的逻辑模拟最大功耗估计方法 .基于 ISCAS85基准电路的仿真表明 ,该方法在大规模门数时具有明显的优势 ,估算精度较高 ,且计算时间基本上电路逻辑门的线性关系 .

大功耗航天器件散热处理方法的工艺研究

在真空环境中,印制板上大功耗器件的散热方法主要采用传导散热,因此增加大功耗器件与印制板接触面积是降低芯片热量的最好办法。如何对大功耗芯片与印制板之间缝隙灌注材料和灌注工艺选择,是解决大功耗器件散热效果直接体现。选用稀释后的DBSF-6101三防保护剂对航天产品印制板上大功耗器件进行温度散热灌注处理的工艺方法,该工艺方法可以解决印制板上大功耗器件在真空环境中散热由辐射散热转变为传导散热,大大降低印制板上大功耗器件表面温度。

冒险共振现象及其在CMOS电路最大功耗估计中的应用

随着集成电路工艺的不断提高,CMOS电路规模不断增大,功耗成为集成电路设计主要指标之一。文章首先以多位比较器为例,阐述了存在于部分多位电路功能块中的冒险共振现象;然后给出其在VLSI电路最大功耗估计中的应用。ISCAS85电路集实验结果证实了文章思路的有效性。

某大功耗机载电子设备强迫风冷方案设计

介绍了某大功耗机载电子设备的强迫风冷设计方案,同时进行了整机热仿真,初步验证了方案的可行性。

大功耗电子设备液冷机箱及其测试技术

通过对大功耗电子设备冷却技术的分析,提出了几种液冷机箱结构,对其优缺点和液冷机箱的关键技术进行了阐述。并对液冷测试技术和测试设备进行了介绍。

大功耗星载电子设备平面度分析与控制设计

平面度是星载电子设备热设计过程中需要重点考虑的关键指标。通过分析某大功耗星载模块化电子设备平面度的影响因素,提出了一种星载模块化电子设备满足高平面度要求的设计和过程控制方法。实物测试结果表明,使用该方法可满足设备的平面度指标要求,验证了该方法的正确性和可行性。

高速率大功耗传输设备机房散热问题研究

首先介绍当前传输设备发展现状、现有传输设备和传输机房气流组织方式,随后对大功耗传输设备散热引起的机房局部热点和气流组织混乱等问题进行研究分析。最后结合工程实际从传输机房设备布局和气流组织等方面提出了大功耗传输设备散热问题的解决思路,并对传输设备气流组织提出了具体改进建议。对运营商机房热管理具有一定借鉴意义。

基于贝叶斯推理和向量压缩技术的最大功耗分析

针对模拟评测电路最大功耗分析速度缓慢的问题,使用贝叶斯推理功耗模型和切片分析技术进行向量压缩,优选出可能生成最大功耗的向量进行详细分析。进一步的,基于输入信号翻转密度和最大功耗生成之间的关系分析,设计自适应翻转密度与向量生成平台,结合贝叶斯向量压缩技术进行最大功耗评测。实验表明,基于切片分析的贝叶斯模型向量压缩平均加速比达1005倍,分析误差2.40%;结合自适应翻转密度计算与向量压缩的评测方法平均加速比达163倍,最大功耗分析结果相对原始序列提高1.99%。

基于ATPG的最大功耗估算改进算法

在大规模集成电路芯片的可靠性分析和性能评估中 ,功耗估算起着重要的作用 .文中提出基于 ATPG的最大功耗估算改进算法 ,通过对电路充放电节点分配信号翻转 ,使电路工作时的动态功耗最大化 ;研究了路径搜索空间与功耗估值的关系 ,减少了路径搜索的开销 ,加快了估算时间 ;

一种能有效降低Memory BIST功耗的方法

随着系统芯片(SoC)上存储器比重的日趋增加和Memory BIST(memory built-inself-test)的广泛应用,对较低测试功耗的嵌入式Memory BIST的设计要求越来越高,因为测试功耗一般为系统正常工作时的两倍多,而过高的功耗会烧毁电路和降低芯片成品率.通过采用按时钟域划分存储器组和串并结合的方法来降低Memory BIST的测试功耗.实验仿真结果表明,用该方法所得的最大功耗只有传统方法的1/14,可见该方法能有效降低测试时的能量损耗.

美国国家半导体公司推出全新高速低耗数据采集系统(DAS)

美国国家半导体公司最近推出目前最快速的单片12位数据采集系统(DAS)电路,LM12H454及LM12H458,使其采集系统产品阵容更加充实。两者分别为四输入和八输入通道的电路,具有高速(吞吐量140KSPS)

高灵敏度光学探测模块热设计

高灵敏度光学探测模块(简称探测模块)工作时总功耗高达600W,为了使模块满足正常工作时的温度要求,解决探测模块散热困难的问题,提出了一种主动热控与被动热控相结合的热设计方法。首先对探测模块所处的外部空间环境及内热源进行了分析,然后对探测模块进行了热设计;并对所设计的方案进行了有限元仿真分析,得到了探测模块不同工况在不同边界温度下的温度分布数值。分析结果表明,上述探测模块工作温度大约在2.27℃~6.50℃之间,热分析计算的结果验证了所提出热设计方法的合理性,证明了所提的热设计方法能够有效的解决大功耗航天器的散热问题,对今后大功耗航天器的热控设计具有一定的借鉴和指导意义。

肌腱部分损伤修复方法的实验研究

目的:探讨肌腱横形和斜形严重部分损伤时合理修复肌腱的方法.方法:108根猪前蹄肌腱,横形或斜形损伤直径90%,根据3种中心缝合方法(改良Kessler法、MGH法、改良MGH{法)与连续周边缝合方法组合分组,随机分为12组,第l～8组为横形损伤,第9～12组为斜形损伤,第1,9组为对照组(不修复),每组9根肌腱.用生物力学测定仪检测缝合肌腱的2mm间隙形成负荷、最大抗张强度、最大功耗.结果:肌腱横断大部分损伤时,中心缝合或者周边缝合,均能在不同程度上明显提高肌腱的抗张强度(P<0.01),所有组中以改良MGH法+连续周边缝合的抗张强度最大(P<0.01).结论:肌腱横形或斜形严重部分损伤时的抗张力相当低,在拉伸过程中极易形成间隙,周边缝合和中心缝合能明显提高其修复强度.

某机载电子设备系统结构总体设计

根据载机对设备体积、重量、耐振动冲击以及安装方式等苛刻的要求,认真分析了机载电子设备系统的特点,通过结构总体集成、大功耗散热、动气密、水关节及三维实体仿真等设计技术,圆满解决了该系统的技术难点,达到了系统特定工作方式的设计要求。