超高速时间交织ADC通道失配后台校准算法

为了消除多通道时间交织模数转换器(TIADC)三种主要失配误差:通道间的失调失配误差、通道间的增益失配误差及通道间的采样时间失配误差,提出了一种片内数字电路后台校准算法.该算法通过增加一路参考ADC和统计累加的方式,在后台将待校准通道和参考通道的输出作相关运算以提取出误差信息,再通过模拟电路对失配误差进行迭代补偿,从而达到校准的目的.将此算法应用到12位3GS/s四通道TIADC电路模型中,当输入信号归一化频率fin/fs=0.165 69时,校准后,ENOB和SNR分别从4.176 5bits和26.812 8dB提高到11.699 3bits和72.102 3dB,校准效果明显.验证了该后台数字校准算法的有效性.此外,此算法对输入信号类型,输入频率及通道间校准顺序没有严格限制,可以扩展到任意通道数.

应用于9通道8-bit 1 GS/s时钟交叠SAR ADC的后台校准改进方法

报道了三种应用于时钟交叠模数转换器(Time-Interleaved ADC,TI ADC)的后台校准改进方法,分别校准系统中多通道之间的失调失配、增益失配以及多相位时钟之间的时间偏差.失调校准技术基于统计学期望算法,增益校准技术基于统计学方差算法,时钟校准技术基于平均过零点算法,3种校准技术皆由改进的误差检测模块和误差补偿模块来实现.误差检测以及补偿模式可以根据TI ADC的设计要求调节校准精度.对带有误差失配的9通道8-bit 1GS/s时钟交叠SAR ADC电路仿真验证,经过校准,无杂散动态范围皆高于63dB,失调失配小于0.1LSB,增益失配小于0.23%,时间偏差小于3ps.