一种新型输入失调消除高速比较器

介绍了一种新型的高速BiCMOS比较锁存器,提出了一种先进的输入失调消除方法,完全实现了输入失调消除。对该比较器的电路结构、增益、带宽、输入失调消除原理和锁存时间常数进行了分析,并利用0.35μm BiCMOS工艺提供的器件模型进行了仿真。在500 MHz时钟频率下,比较器精度达到了100μV;电源电压3.3 V时,电流仅为0.3 mA。该比较器已成功用于一种250 MSPS 8位A/D转换器中,得到了比较满意的效果;该器件还可用于12位以下的A/D转换器电路。

一种带新型失调消除技术的基准电压源

为了降低带隙基准电压源的失调电压,针对传统的输入失调存储技术引入共模反馈与偏置电路的问题,提出了一种带新型失调消除技术的带隙基准电压源。电路结构采用了四输入运放与辅助运放相结合的方式,其中四输入运放主要作用是降低温漂,辅助运放的作用是失调消除。提出的基准电压源不仅能够实现低温漂特性,而且能够简化电路结构。电路采用0.35μm CMOS工艺实现。仿真结果表明,带隙基准电压源在-55~+125℃范围内的温度系数为2.92×10^(-6)/℃。运用蒙特卡罗方法进行仿真,其失调电压平均值约为7 mV。

基于负反馈技术的嵌套式直流失调消除电路

基于UMC 40 nm CMOS工艺,设计了一种带有直流失调消除电路(DCOC)的可编程增益放大器(PGA),该PGA采用闭环电阻反馈结构,由两级增益单元级联构成。DCOC电路基于传统的直流负反馈结构,针对多级级联的方式,提出了一种嵌套式反馈方法,可降低电路功耗和面积。仿真结果表明,DCOC在0-52dB的增益变化范围内高通截止频率恒为10 kHz,相对抑制度恒为50 dB,且在0dB时可矫正的最大输入失调量为110mV。与传统设计方法相比,DCOC的面积减小近一半。

一种消除直流失调的自动频率校准低通滤波器

为了改善直接变频发射机中由于模拟基带信号直流失调引起的本振泄露问题,以及低通滤波器截止频率因工艺偏差、温度变化和芯片老化而漂移的问题,提出了一种具有直流失调消除功能的自动频率校准低通滤波器设计与实现方法。该滤波器在串行外设接口控制模式下,通过可调电容阵列,可以将截止频率区间配置为324~648 kHz;在自适应调谐模式下,提出了一种基于锁存比较器的数模混合校准结构,通过校准芯片的RC时间常数,在不同环境温度条件下得到的截止频率为373.8~393.3 kHz,相对于标称值383 kHz的调谐精度约为-2.4%~2.7%。采用0.18μm CMOS工艺芯片进行流片生产验证,调谐电路面积为0.045 mm 2,仅占主滤波器面积的约2.2%。在1.8 V电源电压下,整个滤波器的功耗约为6.08 mW,输入参考噪声约为38.49 nV/(Hz)1/2。

一种消除失调的开关电容带隙基准电路

本文介绍了一种基于开关电容的带隙基准芯片电路.本文巧妙地利用电容和开关的模拟电阻,实现了静态电流小,温度系数好的开关型基准电压.同时运用自动调零技术,克服了线性基准的失调缺陷,消除了运放的失调电压,提高了输出电压的失调精度.电路在0.5μm VIS CMOS工艺下实现,温度系数29×10-6V/℃,20mV输入失调电压下的电压漂移仅为0.4mV.

一种新型消除失调电压的高速高精度比较器

本文提出一种新型消除失调电压的高速高精度CMOS比较器。该比较器克服传统消除失调技术在信号通路引入电容的缺陷,具有更快的速度。设计的比较器采用TSMC 0.35μm 2P4M工艺。采用CADENCE软件SPECTRE仿真器仿真,该比较器在64MHz的时钟频率下,失调电压减小了92.6%,其延时时间仅为2.68ns,最小分辨率为33μV。

可消除运放失调电压的高精度镜像电流源设计

消除失调的方法有多种,本文采用的方法简单且有效,其原理是将运放输入端的失调电压先"转移"到另外一组差分对的输入端,并利用电容将失调电压保持住,这样只要加入这组差分对,失调电压就转由该差分对来承担了,运放输入端的失调电压就会消除。电容对失调电压的保持只能短时间有效,需要周期性的"刷新",因而需要周而复始的在"转移"失调电压和零失调工作这两个状态中不停切换。

一种低失调CMOS比较器设计

本文在研究各种比较器失调消除技术基础上,提出了一种用于ADC电路的高速高精度比较器失调消除技术。该比较器由主动复位和共模箝位的预放大器和输出锁存器构成,通过负反馈自适应调整比较器输入失调电压,降低了开关电容沟道电荷注入和时钟馈通对比较器精度的影响。仿真结果表明,在Chartered 0.35μm COMS工艺下,电源电压3.3V,调整后的比较器失调误差为34μV,比较速率100MHz。

一款用于双向传输高速接口的阻抗校准电路

在具有双向传输功能的高速串行接口中,发射机输出端的两个电阻对电路性能有很大的影响。为提升电路在复杂环境中的工作性能,需要对电阻进行阻抗校准。传统的阻抗校准存在着功耗高、面积大、系统误差大、收敛时间长等缺点。针对上述问题,设计了一款用于双向传输高速串行接口的阻抗校准电路,通过共用电流源的方式有效地减小了阻抗校准电路的面积及功耗,并消除了电流源失配带来的系统误差;引入了带有失调消除的比较器,并对比较器中存在的开关管漏电及时钟馈通等效应进行优化,降低了校准电路的系统误差;使用了逐次逼近寄存器(Successive Approximation Register,SAR)逻辑对最佳的电阻校准控制码进行查找,从而减小了收敛时间。在SMIC 40 nm工艺上实现了一款高精度,低功耗,且可对两个电阻分别进行调节的阻抗校准电路。对两个待校准电阻进行蒙特卡洛分析,阻抗校准的3σ值分别为201.76 mΩ,198.80 mΩ,阻抗校准电路整体功耗为4.205 mW。

低噪声、低失调仪器放大器INA217及其应用

INA217是一种低噪声、低失调的集成仪表放大器。它具有较宽的带宽和增益动态响应。IN A217独特的失调消除电路使其即使在高增益时也能把失调减小到最低范围 ,适用于低频音频信号采集系统的前置放大器、变频放大器、桥式传感器放大器、差动接收器、医疗仪器和仪器仪表等方面。文章介绍了INA217的功能特点。

适用于均衡器系统的高速低失调限幅放大器

基于0.13,μmCMOS工艺,设计了一款适用于均衡器系统的高速低失调电压的限幅放大器.电路设计中采用有源负载电感效应技术来提高系统的带宽;同时,为了优化由器件间失配导致的失调电压,提出了一种改进的失调电压消除技术.通过在负反馈环路中使用18,pF的电容来构建低频滤波器,该技术可以实现22.8,kHz的高通截止频率.蒙特卡罗仿真结果表明,该放大器输出端的直流失调电压均值为78.48,μV,标准差为3.73,mV.工作在1.8,V电源电压下,限幅放大器的带宽为6.0,GHz,增益为24.2,dB,功耗为23.6,mW,版图面积为0.030,6,mm2(170,μm×180,μm).

一种带失调自校正运放的电流采样电路设计

本文介绍了一种应用在电源管理芯片中带失调自校正运放的电流采样电路设计。相对于传统的运放失调消除技术,本失调自校正运放设计无需开关电容相关技术,可节省一定的芯片面积,通过在芯片启动时自动校正输入失调,并将校正位锁存。之后,由于运放零失调,可大大提高所述电流采样电路的精度。该技术已经成功应用在数款电源管理芯片中,量产测试结果表明,采用该电路的电流采样精度小于0.2%。

一种使用在锂电池充电管理芯片的低输入失调CMOS运放电路

本文介绍了锂电池充电管理芯片的原理及设计要求,并在此基础上提出了一种简单实用的CMOS运放失调消除技术。该失调消除技术基于反馈自调整原理,在芯片上电复位时,通过反馈步进控制电路来修正运放或比较器的输入失调电压并一次性锁存住,在不增加过多芯片成本的情况下能够有效降低运放或比较器的输入失调。该失调消除技术已使用在数款锂电池充电管理芯片中,芯片在0.5um 2P3M CMOS工艺下设计并流片,并已经量产使用,实际测试表明运放的失调达到0.2m V以下,性能优秀可靠。

用于传感器信号获取的恒定带宽PGA设计

阐述基于180nm CMOS工艺的一种用于传感器AFE(Analog Front End, AFE)的低噪声恒定带宽PGA电路设计,其1~4级为可选接入级,采用基于全差分放大器的低噪声开环结构。最后一级为推挽输出的增益精调级,采用基于跨导-跨阻闭环反馈型结构。芯片测试结果表明,该PGA的增益范围为0~66.7dB,步进为1dB;在1.8V供电电压下,功耗为1.01mW;等效输入噪声为3.9μ VRMS(1~100kHz积分)。此外,由于最后一级采用跨导-跨阻结构,该PGA的增益曲线还具有恒定带宽的显著优势。

一种用于ADC电路的高速高精度比较器设计

在分析各种比较器设计失调消除技术基础上,提出了一种用于ADC电路的高速高精度比较器设计技术和失调消除技术.该比较器由主动复位和被动箝位的预放大器和输出锁存器构成,具有失调自动校准功能.仿真结果表明,在Chartered 0.35μm COMS工艺下,电源电压3.3 V,调整后的比较器失调误差为56.8μV,比较器的精度0.1mV,比较速率100 MHz.

带有DCOC结构的中频可编程增益放大器

介绍了一种用于射频识别接收机、能有效消除直流失调的中频可编程增益放大器。单级放大器的仿真结果可提供-10～20dB的增益控制范围,增益步长为2dB,增益误差小于0.3dB。通过在直流失调消除环路中增加一级滤波器的方法,有效地降低了直流失调和低频噪声,在40kHz工作频率下等效输入噪声电压38.04nV/Hz,直流失调消除电路可将输出直流失调量抑制在输入失调量的2%范围以内。电路采用0.18μm1P6MCMOS工艺实现。

CMOS集成2D垂直型霍尔传感器电路设计

高失调电压和低磁场灵敏度严重影响了CMOS集成2D垂直型霍尔传感器的应用。提出了一种新颖的2D垂直型霍尔传感器失调消除和信号放大电路。采用2相旋转电流调制和相关双采样解调技术实现了对霍尔失调有效消除;采用信号复用技术实现了对X轴和Y轴输入的2D霍尔信号进行相同处理,避免了2轴霍尔信号之间的放大误差,大大降低了电路的功耗。基于CSMC 0.8μm高压CMOS工艺进行了电路设计,仿真结果表明该电路能最大消除40 m V霍尔失调电压,并对最小0.4 m V的2轴霍尔信号放大并线性输出霍尔电压。输出霍尔电压的线性度大于99.9%,电路静态功耗小于20 m W。

应用于无线传感网络SoC的逐次逼近A/D转换器

设计了应用于无线传感网络SoC解决方案的10位150 kS/s逐次逼近A/D转换器。通过失调消除技术、合理的时序控制和版图设计,实现了电路的高精度和低功耗。设计的A/D转换器积分非线性和微分非线性分别为0.54 LSB和0.8 LSB;在150 kS/s采样率1、4.3 kHz输入信号频率时,信噪比为60.8 dB,无杂散动态范围83.1 dB。设计实现基于TSMC 0.18μm混合信号CMOS工艺,IP核面积为0.083 mm2,1.8 V工作电压下功耗为0.56 mW。

一种单片集成高精度霍尔传感器的驱动电路

基于0.18μm BCD工艺,设计并实现了一种片上集成高精度霍尔传感器的驱动电路。该驱动电路利用片上霍尔传感器将磁信号转换成电信号,采用内部放大、失调消除和逻辑控制等技术实现了100 kHz输出频率、83%占空比的PWM驱动信号。该驱动电路的抗干扰能力较强,检测精度高,最低的磁场检测强度达到3.5 mT。

一种dB线性数字控制可变增益放大器的设计

设计了一种dB线性增益的数字控制可变增益放大器。以二极管做负载的全差分输入共源极放大器为原型,通过同时同比例地改变输入输出晶体管尺寸比和偏置电流比来控制增益变化,使输入输出晶体管的电流密度保持一恒定值,提高了电路在低增益时的线性度。电路采用NEC 0.35μm CMOS标准工艺库进行设计。仿真结果表明,dB线性增益范围为-11.85dB到11.64dB,增益误差小于0.5dB。增益为-11.85dB时,其1-dB压缩点达到8.35dBm,-3dB增益带宽大于62MHz,并且随设定的增益值在62MHz和240MHz之间变化。