失速告警计算机数据完整性设计

本文为了保证失速告警计算机的数据完整性,进而保证失速告警系统的适航性、高安全性、高完整性和高可靠性,从数据的传输过程、存储和处理三个关键要素出发,分别在高安全性电路的设计、高完整性处理器的应用、存储器访问的安全机制、合理的内存分配和嵌入式软件的设计考虑等五个方面阐述了对失速告警计算机数据完整性的设计考虑,并应用在实际工程中,极大程度地提高了设备的测试性、安全性。

失速告警系统应用异构双核处理器的安全性分析研究

飞机失速会影响飞机的飞行安全,失速告警计算机作为失速告警系统的核心控制部件,在失速发生前通过灯光告警、语音告警、振杆器抖动等方式为飞行员提供告警,提醒驾驶员进行操作,避免飞机进入失速状态;按照SAE ARP4754A中研制保证等级的分类,将失速告警计算机某些功能确定为灾难级,确定其研制保证等级定级为A类;采用异构双核处理器进行失速告警计算机的设计,由于ARP4761中的分析方法对相似性设计有着复杂性和难以模拟仿真的问题,故文章设计参照了IEC 61508参考标准,对采用异构双核处理器的失速告警计算机的安全性能进行了梳理和分析;分析研究结果表明,相比于采用传统的单核处理器或同构双核处理器设计的失速告警计算机,选择异构双核处理器进行失速告警计算机的设计有其独有的优势,其优势在于异构双核处理器所具备的“1oo2D”结构,通过计算分析满足失速告警计算机对于高安全性、高可靠性的要求;依照IEC 61508相关标准,结合失速告警计算机的高性能要求,选择正确的分析设计路径,可以确保失速告警计算机的功能安全完整性等级有效达成,为其他航空产品的设计开发提供参考。