LDPC码稀疏奇偶校验矩阵与硬判决解码算法建模

提出了一种以奇偶校验和作为消息传递的LDPC码硬判决解码方案。该方案以奇偶校验方程是否满足约束为条件,从而决定接收分组中的错误位,并对错误位进行翻转。文中归纳了稀疏奇偶校验矩阵的描述,在此基础上引入校验树结构对解码方案进行可行性分析和描述。最后提出一种具体可实现的解码算法模型。

基于准循环低密度奇偶校验码的压缩感知测量矩阵

针对随机测量矩阵元素随机产生、不易于硬件实现的缺点,利用有限域上准循环低密度奇偶校验（QCLDPC）码奇偶校验矩阵的构造方法,设计了一种确定性的结构化稀疏测量矩阵。由于QC-LDPC码的信道编解码性能较好,故以此为基础构造压缩感知（CS）测量矩阵预计有较好的性能。分别用一维和二维信号的CS重建实验验证新矩阵的性能,结果表明,与常用的测量矩阵相比,在相同的重建算法和压缩比条件下,新矩阵对应的重建误差较低,在峰值信噪比（PSNR）的评价指标上有所提高（0.5~1 dB）。特别地,所提的确定性测量矩阵在结构上具有对称特性和准循环特性,如将其应用于硬件实现,可降低物理内存的需求量与硬件实现的复杂度。

快速检测低密度奇偶校验码围长的新算法

针对低密度奇偶校验码(LDPC)的围长计算复杂度较高的问题,结合Dijkstra算法及Tanner图的结构特点提出一种快速检测围长的新算法,该算法的时间复杂度较低。与目前的算法相比,该算法不仅计算速度快,且能一次性给出围长的大小及所经过的边,避免冗余计算。最后,通过实例仿真验证了该算法的可行性和高效性。

低密度奇偶校验码构造及编译码研究进展

低密度奇偶校验(LDPC)码具有接近Shannon限的良好性能,能有效提高数据传输的可靠性。为提高LDPC码的性能,对码字的研究多集中于构造、编码和译码这几方面的基础研究。首先简要给出了LDPC码的基本描述,然后对二进制和多进制LDPC码的关键技术进行了系统归纳和全新分类,分别从构造、编码和译码3个方面进行了详细探讨,重点对最新的研究成果进行了全面分析和总结,对LDPC码今后的研究具有指导意义。

基于PEG-QC算法的LDPC码校验矩阵的构造

通过分析LDPC(Low Density Parity Check)码树图、PEG(Progressive Edge-Growth)算法和准循环LDPC码的特点,提出了一种将PEG算法和准循环矩阵相结合来构造LDPC码校验矩阵的新算法.在该算法中,首先利用PEG算法构造基矩阵,再用文中提出的移位参数公式和准循环LDPC码结构特点来构造循环置换矩阵;然后利用循环置换矩阵和全零矩阵对基矩阵进行扩展,从而得到围长至少为8的准循环LDPC码校验矩阵.该算法综合了PEG算法和准循环码的优点,纠错性能总体上好于PEG算法,在相同的码参数条件下的硬件实现比PEG算法简单,且参数选择具有较大灵活性.

八环拉丁方LDLC校验矩阵的构造算法

低密度格码(lLDLC)是一种新的能够达到信道容量的格型编码方案。本文介绍了格码和低密度格码的基本理论,提出了一种新的构造八环拉丁方LDLC奇偶校验矩阵的算法。在八环构造算法中,首先利用排列矩阵生成一个六环的矩阵;然后通过邻接矩阵的相关理论来检测和消除该矩阵中所有的六环,最终获得一个最小围长为8的校验矩阵。仿真结果表明,在相同码参数条件下,本文构造算法与现有的六环构造方法相比具有更低的误符号率(SER)性能。

基于LDPC码校验矩阵的编码模板设计

单通道毫米波编码成像利用编码模板的不断变换实现对成像场景信息的多次采样并通过恢复算法实现成像,可有效减少毫米波成像通道数,但目前基于压缩感知测量矩阵的编码模板设计一直是难点。本文在建立单通道毫米波编码成像模型基础上,重点分析低密度奇偶校验(LDPC)码矩阵特性,设计了便于工程实现的具有循环特性的低密度奇偶校验码矩阵编码模板,有效地减小了系统中编码模板的面积。文章中采用直线型和旋转型的码版构造来说明压缩编码采样过程,最后用MATLAB仿真软件将采样得到的测量值对图像进行算法重构,仿真结果验证了该方法的可行性。

低密度校验码的研究进展

本文对低密度校验(LDPC)码的奇偶校验矩阵的构造方法和编译码方法进行了分析和总结,对LDPC码的应用及未来的研究方向进行了展望。

基于Q-矩阵的LDPC码编码器设计

本文给出Q矩阵的定义,在此基础上提出由Q矩阵构造的LDPC码新码族;研究Q矩阵的性质,根据Q矩阵的性质和变化形式,提出一种构造稀疏奇偶校验矩阵H的算法,同时给出一种基于Q矩阵的LDPC码编码器设计算法.模拟仿真表明,采用和积迭代解码算法,在0.5码率,6144码长,10-5以下误码率时,Q矩阵LDPC码目前的最好性能达到离香农限1.5dB.本文还研究了快速搜索Q矩阵的算法.如果对Q矩阵采用离线搜索,在线存储Q矢量的方式,可使构造H矩阵的计算复杂度为零,编码器算法复杂度与编码长度N成线性关系.Q矩阵LDPC码不同于现有其它结构LDPC码的独特之处在于,对码长和码率参数的设计具有高度灵活性,使其能与现有标准兼容.

QC-LDPC码的置换矩阵循环移位次数设计

本文提出了一种循环移位次数的代数设计方法,该方法可用来构造基于置换矩阵的QC-LDPC码的稀疏奇偶校验矩阵H.这个方法的基本思路是:将构造q×t置换阵列H矩阵的问题转化为构造q×t下标矩阵S(H)=[ai,j]的问题,然后根据Fosserier的充分必要条件,设计出能消除小围长(girth)的下标计算表达式ai,j=f(q,t,n).由该方法构造的H矩阵能消除4环长,围长至少是6.

不同置换矩阵对基于分块H矩阵的LDPC码性能的影响

研究了三种结构的循环移位置换矩阵,分别称为定义在GF(2)有限域上的I矩阵、D矩阵和Q矩阵,讨论了这些置换矩阵的结构特征和性质,主要研究了D和Q矩阵对基于单位矩阵I的规则QC-LDPC码和IEEE802.16e标准草案中推荐的不规则QC-LDPC码性能的改进.该文的另一个贡献是以Q矩阵为分块矩阵,构造了S-LDPC码新码族.S-LDPC码在性能和编码计算复杂度方面都略优于IEEE标准中的不规则QC-LDPC码.

从π-旋转LDPC码到Q-矩阵LDPC码的演进

介绍了基于π 旋转矩阵的低密度奇偶校验码(LDPC码)的构造方法,对π 旋转矩阵进行了研究和改造,对其约束条件进行加强,在此基础上定义了Q 矩阵,并提出Q 矩阵LDPC码的构造方法。Q 矩阵是约束满足问题的解,具有快速搜索算法,并能用循环移位的方法获得Q 矩阵集。利用Q 矩阵能快速灵活地构造不含4线循环的大型稀疏奇偶校验矩阵,从而生成LDPC码。提出的编码器设计基本思想是按照有利于LDPC码的构成及其电路设计的方式将奇偶校验矩阵H分解成两个子矩阵,通过对H的分解与重构运算直接构成码字。由于不需生成矩阵G,使LDPC码编码器的实现代价大幅度的降低。

Q-矩阵准规则LDPC码编码器设计方案的研究

本文给出了Q 矩阵的定义,找到了一种快速搜索Q 矩阵的算法,并在此基础上提出一种准规则LDPC码编码器设计方案。该设计方案将奇偶校验矩阵H分解成两个子矩阵,通过对这两个子矩阵结构的设计,构造出H矩阵。本文提出的准规则LDPC码编码器算法具有较低的实现复杂度,为LDPC码编码器的设计提供了最佳选择方案。

基于子矩阵移位法的大围数LDPC码设计

通过分析LDPC码在Tanner图中的环在校验矩阵中形状的基础上,提出了四环、六环的检验算法。针对LDPC码的短环对码性能有重要影响,提出了1种围数为8的LDPC码的设计。算法首先对3个不同的子矩阵分别进行移位运算,每1个子矩阵与它们移位后生成的新的子矩阵共同组合生成1个新的子矩阵,然后将新生成的3个子矩阵组合成1个矩阵,最后将该矩阵转置后用单位矩阵以及单位矩阵的移位矩阵随机扩展即可得到校验矩阵。利用本文提出的校验矩阵所对应的生成矩阵对随机信息进行编码,在AWGN信道下的仿真结果表明具有逼近随机LDPC码的误码率性能。

准规则Q矩阵LDPC码编码器设计

设计了一种准规则Q矩阵LDPC码编码器。该编码器基于准规则Q矩阵LDPC码的校验矩阵,其编码复杂度与信息位的长度成正比,有效降低了编码复杂度和设计难度。在Quartus II平台上用FPGA实现了该编码器,结果证明其硬件资源占用很少。

基于Q矩阵的LDPC码编码设计方法

给出了Q矩阵的定义,在此基础上提出了一种基于Q矩阵的LDPC码编码器设计方法。此设计方案将奇偶校验矩阵H分解成两个子矩阵Hp和Hd,通过对这两个子矩阵分别设计,构造出H矩阵。其中Hp是上三角双对角矩阵,Hd矩阵由Q矩阵按照一定的行重列重,根据某种排列规则构造而成。着重研究了Q排列规则,并找到了一种较好方法,使得这种编码方案得到了很好的性能。采用的这种编码方案的编码器算法具有较低的实现复杂度,为LDPC码编码器设计提供了很好的选择方案。

基于等差数列的LDPC码编码器设计

本文提出一种基于等差数列构造LDPC码的新码类,称为D-LDPC码.文中给出了D-LDPC码的D矢量和D矩阵的定义,提供一个不含4线循环的确定结构的稀疏奇偶校验矩阵H的通用结构,提出一种递归形式的D-LD-PC码编码器设计算法.D-LDPC码的编码计算复杂度为O(M),低于卷积码的O(N)复杂度;在中、低码长,任意码率时,性能可与卷积码比美,甚至超越卷积码;编码参数设计灵活,既能与现有标准兼容,又能满足未来发展的需求.

针对IRA-LDPC码类的半随机半代数结构设计

提出用半随机半代数结构的设计方法来构造IRA-LDPC码的信息位所对应的奇偶校验矩阵H d。与现有结构化LDPC码相比,所给出的H d矩阵的结构化紧凑表示阵列的独特优势在于:可使H d矩阵中每个1元素的位置坐标均能用数学表达式计算得到,不仅极大地降低了随机奇偶校验矩阵对存储资源的消耗,而且还为LDPC编解码器的低复杂度硬件实现提供了可能性。与现有工业标准中的LDPC码相比,所提出的IRA-LDPC码在误码率与信噪比的仿真性能方面也占有优势。

数据存储可靠性算法

保证数据存储可靠性是信息领域面临的一个重要问题,而研究保证数据存储可靠性的算法则是其中的核心技术和热点问题。从容错度、编解码性能等多方面考虑提出了很多算法。按照存储性能和编码方式对目前的数据存储可靠性算法进行分类;对国际上提出的典型算法进行了分析,包括RS、CRS、EVENODD、STAR、X-Code、WEAVER、HoVer和Tornado算法等,讨论了它们的工作原理,提出了一套对相关算法进行性能分析的性能评价指标。总结了数据存储可靠性算法具有的特点和需要进一步研究的问题。

一类广义RA码的优化设计方法

由重复器、交织器、组合器和广义累加器组成的广义系统RA码,采用低密度奇偶校验码(LDPC码)的置信传播译码时,码性能受稀疏校验矩阵的小环影响大,而稀疏校验矩阵由编码器的结构决定。该文根据置信传播译码的无环要求,通过重复器、交织器、组合器和广义累加器的联合优化设计,给出了无4环的广义RA码的奇偶校验矩阵设计方法。研究结果显示,该方法实现简单,实用性强,设计的广义RA码编码增益大。