期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
硅片键合套刻偏差测量技术
被引量:
1
1
作者
李运锋
蓝科
《光学仪器》
2021年第5期7-15,共9页
硅片键合套刻偏差是影响三维垂向互连封装工艺的重要指标之一。利用红外光可以高效穿透硅基半导体材料的特性,设计了测量键合套刻偏差的红外检测系统。通过测试光源和相机得到的噪声大小和分布作为仿真误差来源;通过MATLAB对不同尺寸、...
硅片键合套刻偏差是影响三维垂向互连封装工艺的重要指标之一。利用红外光可以高效穿透硅基半导体材料的特性,设计了测量键合套刻偏差的红外检测系统。通过测试光源和相机得到的噪声大小和分布作为仿真误差来源;通过MATLAB对不同尺寸、不同类型的套刻标记成像仿真,得到的测量重复性随采样点增多而减小,并在150个采样点时套刻测量重复性趋于稳定的规律;通过仿真检测系统不同数值孔径和套刻标记线宽,得到了测量重复性随对比度增加而减小的特征。根据仿真结果设计了红外检测系统和套刻标记,测试结果接近仿真数据,得到了10 nm以下的测量重复性,证明了利用红外技术高精度检测硅片键合套刻偏差的可行性。
展开更多
关键词
硅片键合
套刻偏差
红外技术
套
刻
标记
套刻偏差
测量重复性
下载PDF
职称材料
套刻偏差对4H-SiC浮动结结势垒肖特基二极管的影响研究
被引量:
1
2
作者
汤晓燕
戴小伟
+1 位作者
张玉明
张义门
《物理学报》
SCIE
EI
CAS
CSCD
北大核心
2012年第8期488-492,共5页
4H-SiC浮动结结势垒肖特基二极管与常规结势垒肖特基二极管相比在相同的导通电阻条件下具有更高的击穿电压.由p^+埋层形成的浮动结与主结p^+区之间的套刻对准是实现该结构的一项关键技术.二维模拟软件ISE的模拟结果表明,套刻偏差的存在...
4H-SiC浮动结结势垒肖特基二极管与常规结势垒肖特基二极管相比在相同的导通电阻条件下具有更高的击穿电压.由p^+埋层形成的浮动结与主结p^+区之间的套刻对准是实现该结构的一项关键技术.二维模拟软件ISE的模拟结果表明,套刻偏差的存在会明显影响器件的击穿特性,随着偏差的增大击穿电压减小.尽管主结和埋层的交错结构与对准结构具有相似的击穿特性,但是当正向电压大于2 V后,交错结构的串联电阻更大.
展开更多
关键词
结势垒肖特基二极管
浮动结
套刻偏差
原文传递
题名
硅片键合套刻偏差测量技术
被引量:
1
1
作者
李运锋
蓝科
机构
上海微电子装备(集团)股份有限公司
出处
《光学仪器》
2021年第5期7-15,共9页
文摘
硅片键合套刻偏差是影响三维垂向互连封装工艺的重要指标之一。利用红外光可以高效穿透硅基半导体材料的特性,设计了测量键合套刻偏差的红外检测系统。通过测试光源和相机得到的噪声大小和分布作为仿真误差来源;通过MATLAB对不同尺寸、不同类型的套刻标记成像仿真,得到的测量重复性随采样点增多而减小,并在150个采样点时套刻测量重复性趋于稳定的规律;通过仿真检测系统不同数值孔径和套刻标记线宽,得到了测量重复性随对比度增加而减小的特征。根据仿真结果设计了红外检测系统和套刻标记,测试结果接近仿真数据,得到了10 nm以下的测量重复性,证明了利用红外技术高精度检测硅片键合套刻偏差的可行性。
关键词
硅片键合
套刻偏差
红外技术
套
刻
标记
套刻偏差
测量重复性
Keywords
silicon wafer bonding deviation
infrared technology
nesting mark
nesting deviation
measurement repeatability
分类号
TN29 [电子电信—物理电子学]
下载PDF
职称材料
题名
套刻偏差对4H-SiC浮动结结势垒肖特基二极管的影响研究
被引量:
1
2
作者
汤晓燕
戴小伟
张玉明
张义门
机构
西安电子科技大学微电子学院
出处
《物理学报》
SCIE
EI
CAS
CSCD
北大核心
2012年第8期488-492,共5页
基金
国家自然科学基金(批准号:61006060)
宽禁带半导体材料与器件教育部重点实验室基金(批准号:JY0100112501)资助的课题~~
文摘
4H-SiC浮动结结势垒肖特基二极管与常规结势垒肖特基二极管相比在相同的导通电阻条件下具有更高的击穿电压.由p^+埋层形成的浮动结与主结p^+区之间的套刻对准是实现该结构的一项关键技术.二维模拟软件ISE的模拟结果表明,套刻偏差的存在会明显影响器件的击穿特性,随着偏差的增大击穿电压减小.尽管主结和埋层的交错结构与对准结构具有相似的击穿特性,但是当正向电压大于2 V后,交错结构的串联电阻更大.
关键词
结势垒肖特基二极管
浮动结
套刻偏差
Keywords
junction barrier Schottky diode, floating junction, deviation of lithography
分类号
TN311.7 [电子电信—物理电子学]
原文传递
题名
作者
出处
发文年
被引量
操作
1
硅片键合套刻偏差测量技术
李运锋
蓝科
《光学仪器》
2021
1
下载PDF
职称材料
2
套刻偏差对4H-SiC浮动结结势垒肖特基二极管的影响研究
汤晓燕
戴小伟
张玉明
张义门
《物理学报》
SCIE
EI
CAS
CSCD
北大核心
2012
1
原文传递
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部