媒体处理器软硬件协同仿真验证平台

为了加快媒体处理器设计的软硬件协同仿真速度,基于可配置平台的软硬件协同设计方法,建立了一个通用媒体处理器的软硬件协同仿真和验证平台.该平台由可配置的硬件子平台和软件子平台组成,通过平台的配置性和重用性来进行媒体处理器设计的验证.采用此平台进行了32位媒体数字信号处理器MediaDSP3200的功能验证和应用程序开发.实验结果表明,该平台加快了媒体处理器设计的仿真验证过程,与硬件描述语言(HDL)软件仿真器相比,平台仿真速度快7～15万倍;利用软件子平台对硬件子平台的控制,实现了硬件仿真验证中难以实现的调试功能.

媒体处理器协同仿真平台中集成USB接口的研究

分析了USB接口总线和媒体处理器的紧密联系,根据USB接口的规范协议,设计了集成于媒体处理器的USB1.1 IP核,开发了驱动程序。并在媒体处理器软硬件协同仿真验证平台上验证了USB核和驱动程序的正确性和稳定性。

面向专用指令集处理器设计的软硬件协同验证

为提高专用指令集处理器设计中的验证效率和覆盖率,将专用指令集处理器的寄存器传输级设计验证与汇编器、指令集模拟器等软件开发工具的测试相结合,提出一种软硬件协同验证方法。该方法按照覆盖率要求由软件自动产生测试程序和数据,将利用汇编器产生的机器指令输入到指令集模拟器和硬件仿真工具分别进行软硬件仿真,通过软硬件仿真结果自动比对得出联合验证结果。实践证明,该方法能够有效提高验证效率和覆盖率,缩短验证周期。

基于System C的多处理器片上系统软硬件协同仿真

给出了基于SystemC的处理器片上系统(System On a Chip)的协同仿真的两种方法。并通过对系统的仿真,对两个方法进行了对比,给出了在仿真间隔时间、速度和其他性能之间的比较。对目前SOC的软硬件协同设计验证有一定的实际意义。

基于Cortex_M3内核的SoC芯片软硬件协同验证平台设计实现

片上系统(System on Chip,SoC)一般包括可配置的通用IP核和用户自行设计的专用IP核组成的系统[1]。SoC芯片的规模、复杂度和集成度日益增加,芯片验证的时间占据了整个研发周期的三分之二,验证的充分性有效地保证了芯片投片的成功率[2]。在基于处理器IP设计构建出SoC芯片系统后,如何对系统架构和各功能进行验证的复杂度也在不断提高。在SoC芯片设计阶段的验证,通常分为两个阶段来进行验证。第一个阶段是在设计初期,使用软硬件协同仿真技术进行早期验证与开发,在此过程中主要是利用仿真技术对硬件系统功能进行验证以及设计漏洞的调试,是SoC设计中非常重要的环节。

IA-64微处理器系统级验证平台的设计与实现

探讨了微处理器验证的关键技术。针对IA-64微处理器芯片设计验证,设计了系统级软硬件协同验证平台;并成功验证了自主设计的IA-64微处理器的正确性和兼容性。该平台提高了验证效率和质量。

FPGA设计中软硬件自动协同仿真平台的搭建及验证

随着FPGA设计功能越来越强、器件结构越来越复杂,其验证的复杂度就越来越高。对于一个大规模FPGA设计,其逻辑验证的效率和可靠性往往决定了任务的成败。本文介绍了一种软硬件自动协同仿真平台的搭建,在此平台上对AES算法的RTL实现进行测试验证,与传统RTL级验证相比,软硬件协同仿真大大提高了逻辑验证的验证效率和测试覆盖率。

基于PowerPC的SoC软硬件协同验证平台

构建了基于PowerPC405处理器的SoC软硬件协同验证平台。该平台使用层次化的设计方法,在统一平台架构下支持RTL和TLM两种不同抽象层次的虚拟原型仿真,兼顾了仿真精度和速度的要求。平台中提供了完整的开发工具和基础架构,支持以C语言测试程序作为输入的验证流程自动化,可有效地提高验证效率。

基于FPGA阵列的超大规模SoC验证平台

介绍了超大规模片上系统(SoC)验证平台的设计与实现。该验证平台采用多片现场可编程逻辑门阵列(FPGA)构成超大规模FPGA阵列,针对SoC的典型特点设计了平台拓扑结构和组成单元。该验证平台仿真规模大、互连资源丰富、工作频率高、扩展灵活。应用实例表明该平台具有良好的实用价值。

基于PowerPC的H.264编码核虚拟仿真平台的构建与应用

构建了基于PowerPC440处理器的H.264编码核软硬件协同验证平台。该平台设计方法,在统一平台架构下支持Fast和Slow两种模式的虚拟原型仿真,兼顾了仿真速度和精度的要求。平台中提供了完整的开发工具和基础架构,支持以C语言测试程序作为输入的验证流程自动化,可有效地提高验证效率。