基于千兆以太网高速数据记录器传输接口IP核设计

为了提高数据记录器的传输速度,提出采用千兆以太网进行数据通信。基于FPGA的以太网数据传输是目前应用较为广泛的一种传输手段,但大多数支持千兆以太网的物理芯片并未集成传输协议栈以及接口转换模块,导致其无法直接进行数据传输,针对这一问题,提出利用程序进行IP核设计的解决方案,将以太网MAC层接口以及通信协议报头封装为可根据实际需求对UDP/IP协议栈进行调整的可配置IP核。首先分模块进行流程介绍,之后对其进行封装设计,最后进行结果验证,经验证此IP核速度可达到950Mbit/s,性能较佳。

千兆以太网通信端口FPGA设计与实现

为解决FPGA千兆以太网硬核媒体访问控制器建置与移植弹性低、整合难度大、特定结构下功能综合化造成资源消耗增加等问题,并达到控制器灵活性高、移植性强、黑箱式核心透明化的目的,提出一种千兆以太网解决方案。在Xilinx FPGA的IP LogiCORE物理接口收发器的基础上,通过逻辑设计实现MAC控制器,融入抓包功能,保证新型千兆以太网通信端口问题定位准确、高效、可控性好、透明度高、资源用量小、适应性强。通过实例对该方案进行仿真分析,分析结果验证了逻辑MAC控制器的可行性和有效性。

基于FPGA的50GMII设计与实现

为提高通信网络设备中以太网接口的带宽能力,需要提升以太网媒体独立接口(Media Independent Interface,MII)的数据转换效率。利用FPGA可实现硬件加速的优点,通过拓展接口数据位宽和提高时钟频率的方法,采用多模块并行计算处理模式,设计实现具有50 Gbit/s的MII模块(50GMII)。相较已有的10 Gbit/s以太网MII规范,所设计的接口数据位宽发生改变,在提高整体模块数据转换效率的同时,可以保证时钟频率不至于大幅提高,有利于设计模块的稳定性,高位宽数据的组帧转换处理成为本设计的重点。实践表明,该方法能够正确实现以太网用户侧和线路侧的数据格式转换,并达到50Gbit/s数据吞吐速率,具有较强的实用性。

一种带SGMII的增强型小型可插拔光模块

近年来,大数据和云计算的发展不断地促进以太网交换机的升级,在这个过程中,需要一种支持SGMII(串行吉比特媒体独立接口)的光模块来应用在百兆和千兆交换机之间。SGMII是连接PHY(物理层)芯片和MAC(物理地址)的接口。文章在常规的100Base-FX光模块中内置一块100/1 000 Mbit/s的PHY芯片,使来自千兆交换机MAC层的千兆数据通过百兆光模块转换成百兆数据再通过光信号传输出去,从而实现百兆和千兆交换机之间的直接通信。

基于WinPcap的PC机与FPGA双向高速数据传输

本文使用WinPcap自定通信帧格式,实现一种PC机和FPGA之间双向高速数据传输方法,绕过了TCP协议和IP协议,只涉及到链路层和物理层,降低了FPGA端的协议解析复杂度、减少拆包时间和时延,并且突发速率达到100Mbit/s。通信接口协议采用类似802.3协议的帧格式。