FPGA双端口存储器映射优化算法

FPGA存储器映射算法负责将用户的逻辑存储需求映射到芯片中的分布式存储资源上实现。前人对双端口存储器的映射算法研究相对较少,成熟的商业EDA工具的映射结果仍有不少改进空间。该文分别针对面积、延时、功耗这3个常用指标,提出一种双端口存储器映射的优化算法,并给出了具体配置方案。实验表明,在面向简单存储需求时,与商用工具Vivado的映射结果一致;在面向复杂存储需求时,面积优化和功耗优化的映射结果对比商用工具改善了至少50%。

用存储器映射的方法实现片外FLASH的擦写

提出一种通过存储器地址映射的方式实现对DSP嵌入式系统片外FLASH擦写的方法。文中介绍的程序有一定参考价值。

一种基于存储器地址映射的二维模糊控制器

针对各种智能控制算法实现环节烦琐、计算量大、实时性较差的问题,提出一种基于存储器地址映射网络的硬件与算法融合型二维模糊控制器实现方案。首先建立模糊控制器的输出和其输入误差和误差变化率之间的映射关系,然后离线计算控制输出量直接存储在存储器中,以误差和误差变换率作为地址,在控制时序脉冲的作用下,通过地址映射以在线查表的方式直接输出控制量控制被控对象。最后设计了该模糊控制器的硬件电路并进行了实验研究。实验结果表明这种控制器实现方案是可行的,具有良好的控制品质,且该控制器不需要CPU,系统开发不用编写任何程序,因而具有电路结构简单、成本低、实时性好、应用简便等优点。

基于存储器地址映射的伺服控制器

针对伺服系统工程控制中的快速跟踪难题,分析了面临的挑战。基于硬件与智能算法融合的方法,提出了一种基于存储器地址映射网络的硬件结构,并设计了相应的硬件系统,基于融合方法设计了多种伺服控制器。实验结果表明,上述方法能有效地解决伺服跟踪控制中某些控制难题。

一种基于存储器的正弦运算电路

基于存储器的正弦运算电路能够实现一种按照输入信号的正弦值变化的非线性运算。输入的信号经模数转换后,通过查找存储器EPROM表完成按正弦值转换,采用C语言来计算正弦函数值,按照模数、数模转换器的编解码的规则,用编程的方法,将生成4位16进制数的地址(输入)、函数值(输出)写到存储器中,随后再次通过数模转换器转换成模拟信号输出。该电路对于连续输入的信号有可靠的转换精度,为实现一种基于正弦函数的混沌电路提供了可能。

映射存储技术在热连轧机组中的应用

由于嵌入式工业控制器处理能力有限,在原有共享内存的基础上,引入了映射存储器技术,使得系统性能有了极大地提高,满足了热连轧机组对控制系统的响应速度和控制精度要求。酒钢薄板坯连铸连轧(CSP)精轧机组控制系统采用了共享内存技术和映射存储器技术相结合的模式,响应速度快、控制精度高,为生产出高质量的热轧带钢奠定了坚实的基础。

基于TMS320VC5416的图像采集系统的存储空间管理

对TMS320VC5416的数据空间采用分时映射技术,使其分时映射到片外FLASH和片内RAM,提高了数据空间的使用效率.根据程序空间的结构,对它采用不连续映射技术,让程序空间分段映射到片外RAM和片内RAM上,使程序空间的使用效率也得到提高.

针对嵌入式多媒体系统的外存页面重映射

介绍一种基于硬件的、可编程的外存页面重映射机制,它可以明显地改善性能,并且由于减少了外存总线的访问而降低了功耗。另外还提出了一种把应用数据与指令存储器映射到外存页面的高效算法,使用图着色技术来支配页面映射程序,目标是通过把冲突页面重映射到不同的存储体来避免页面缺失。

并行区域分割包分类算法

网络包分类技术是下一代路由器、防火墙、QoS保证机制实现、网络信息检测等设备的关键技术.在区域分割思想基础上,并在FPGA内实现的并行区域分割包分类算法是一种基于共享存储器和并行处理单元的高速网络包分类算法;它主要包括区域分割思想的存储器映射方法和两级、多通道并行处理技术两大部分.

StarFabric技术综述

开关互连(Switched Fabric)技术将取代并行总线技术,成为新一代信号与信息处理机系统互连的解决方案。星型结构(StarFabric)是一种交换性能和可开发性较好的开关互连技术,用之可以较快地建立起以开关网络为中心架构的高性能信号与信息处理机系统平台。介绍了当前开关互连技术的发展现状;重点研究了StarFabric开关互连技术的互连协议、工作原理、技术特点和供开发的软硬件资源;对比分析了当前主流开关互连技术,并给出了星型结构技术的应用前景及其应用选择参考。

基于PSD813F2在MCS-51单片机系统上实现远端在线程序升级功能的方法

介绍了PSD813F2芯片在MCS-51单片机系统上通过存储器映射实现远端在线程序升级(R IAP,remote in-application re-programmable)功能的方法,给出了软件流程图及详细的实现方法,该方法已在基于普通MCS-51单片机的通用数据采集系统中得到应用,实现了通过RS-232串口,利用2M、电话线和调制解调器(MODEM)、载波等传输介质,完成远端在线程序升级。

基于SOPC的双目视频采集及显示系统设计

针对双目视频传输数据量大、实时性及同步性要求严的问题,给出了一种以SOPC为核心的双目同步视频采集及显示系统设计实例。采用软硬件协同设计的方法,将视频采集控制器、视频输出控制器及DMA控制器集组成数据传输快速通道集成在SOPC中,并结合OpenCV开发上位机应用软件。结果证明,该设计方法在保证双目视频数据同步性和实时性的同时,极大的提升了系统集成度,并降低了设计复杂度,具有较高的实用价值。

工控系统中数字视频叠加的设计

提出工控系统中视频叠加的设计方案,并采用该方案构建了视频叠加系统。系统基于FPGA实现了编解码芯片接口模块、视频叠加模块以及工控系统接口模块。存储器映射架构的灵活运用使系统易于修改,系统可重用性强。彩色视频叠加效果使叠加信息与图像背景的对比度更强。单像素叠加精度的实现,使系统能精确定位目标。该系统适合于恶劣环境下的工业级应用。

基于ARM+FPGA的PLC计数器的设计

计数器是PLC内部重要的软元件之一,在以PLC为核心部件的自动控制系统中,这种软元件通过相应的程序实现系统的实时准确的计数;ARM通过双口RAM发送指令命令给FPGA,FPGA控制计数器进行相关操作,FPGA的晶振工作频率50MHz作为计数器控制模块的时序约束,设计的计数器具有加减计数功能、断电保持功能、数据回传功能等,以满足PLC控制器的计数需求,并通过使用地址映射存储器使得计数器控制器的指令执行更加高效;设计了计数器与FPGA指令执行控制器的通信协议;通过对设计完成后的仿真与测试,单个计数器的计数频率达到2 MHz,基本实现了PLC计数器的功能,并且达到了稳定计数的设计要求。

基于无冲突多项式交织器的高速并行Turbo解码器

提出了基于高次多项式无冲突交织器的Turbo码并行解码的优化实现方法,解码器采用MAX-Log-MAP算法,完成了从Matlab算法设计验证到RTL设计、FPGA验证,并在LTE无线通信链路中验证。设计的Turbo并行高速解码器半次迭代的效率为6.9bit/cycle,在最高迭代为5.5次、时钟频率为309MHz下,达到207Mb/s的吞吐率,满足高速无线通信系统的要求,交织和解交织采用存储器映射方法。该设计节约了计算电路和存储量。

基于FPGA的PLC动态并行执行定时器的设计

PLC内部设置有众多的定时器,通常在工程应用中只使用了部分定时器。因此应用ARM-FPGA架构的PLC系统,设计FPGA定时器控制器的体系结构,1 ms作为基本定时单位,采用地址映射存储器顺序存储被PLC用户程序使用了的定时器的编号,只对被使用的定时器进行定时操作,提高了PLC的定时计数处理速度。阐述了定时器控制器的各功能模块的工作原理,以及与FPGA中央控制器的通信方式和通信的指令命令。经过仿真与测试,定时误差不大于0.1 ms,减少了PLC定时器执行定时操作的时间,达到精确定时的目的。

正交双通道数字式基带波形产生器

提供了基于 PC机平台的数字式波形产生器的设计方法 ,并对计算机存储器映射、数模转换、滤波器设计、系统工作时序逻辑设计都给出了可靠的解决途径。该信号产生器已被成功应用于某大型相控阵雷达系统中 。

基于SOPC的图像采集及显示系统设计

针对视频图像传输数据量大、实时性及同步性要求较高的问题,论文给出了一种基于SOPC并以NiosII软核处理器为核心的视频图像采集与显示系统的设计方法。该方案采用软硬件协同设计,将图像采集控制器、图像输出控制器及DMA控制器组成的图像传输快速通道集成在SOPC系统当中,并将采集到的图像数据通过VGA显示器实时显示。经实验证明,该设计方法可以实现实时的图像采集及VGA显示,并且SOPC设计方法降低了系统设计复杂度,提高了系统吞吐量,具有很高的实用性。

屏幕窗口的开设、储存和恢复

微机系统在内存中都设置一个显示缓冲区,视频系统不断扫描该缓冲区中的数据,在屏幕上显示出相应的字符和图象,大家知道,在屏幕上显示字符和图象可以用DOS系统功能调用或BIOS中断调用.但是,显示器输出操作归根结底就是把字符或图象的相应数据送到显示缓冲区中的特定位置.我们也可以在程序中直接把数据送到显示缓冲区中去,以实现屏幕输出,这种方法称为“存储器映射”法,也叫做直接写屏.这种显示方法提高了显示速度,特别是在需要反复显示大量数据时,可极大地提高程序运行的效率.