MPC8280集成的SDRAM存储控制器设计

介绍了NXP公司PowerQUICC II系列MPC8280处理器集成的SDRAM存储控制器的工作原理和工作模式,并在某国产化8280嵌入式系统开发板上,利用SDRAM存储控制器对4片SDRAM芯片进行读写操作。实际操作结果表明,该国产化8280处理器SDRAM存储控制器功能正常,可以访问SDRAM外设存储器。

基于GB/T 18336在存储控制器领域的测评探索与应用

GB/T 18336《信息技术安全技术信息技术安全评估准则》对信息技术产品整个生命周期进行全面的安全评估和测试,提供了一个科学、客观、权威的信息技术产品安全评价方法。通过验证产品的保密性、完整性和可用性程度,确定产品是否足够安全,以及在使用中可能隐含的安全风险是否可容忍,产品是否满足相应评估保障级的安全要求。2022年1月,合肥大唐存储科技有限公司(以下简称“大唐存储”)的一款“存储控制器芯片DSS510”产品在中国信息安全测评中心(以下简称“测评中心”)正式通过了国内现行商用安全最高等级-EAL5+安全测评,该测评依据国家标准《信息技术安全技术信息技术安全评估准则》(GB/T 18336-2015)开展,该产品也是目前存储行业的全国首例且唯一通过EAL5+的存储控制器芯片。

超融合存储控制器数据分布与捕获技术

为提高存储控制器数据捕获精度和速度,在超融合架构下研究了存储控制器数据捕获技术,根据存储控制器数据特征量提取结果对数据进行模糊分区调度和高阶统计量分析,并对影响数据捕获的干扰因素进行滤除,实现了存储控制器数据高效、准确捕获。最后对优化前后的存储控制器数据捕获技术的应用效果进行了仿真分析,测试结果表明优化后的存储控制器数据捕获技术无论是在数据辨识精度,还是数据捕获精度方面都优于优化前的数据捕获技术,可以实现数据高效精准捕获。

超融合存储控制器数据分布与捕获技术

为提高存储控制器数据捕获的精度和速度,在超融合架构下研究了存储控制器数据捕获技术,对优化前后的存储控制器数据捕获技术的应用效果进行仿真分析。测试结果表明,优化后的存储控制器数据捕获技术无论是在数据辨识精度还是数据捕获精度方面都优于优化前的数据捕获技术,可以实现数据的高效精准捕获。

基于FPGA的多端口存储控制器设计

由于FPGA内部存储资源有限,通常需要使用外部扩展存储器,针对目前广泛应用的DDR2 SDRAM存储器,采用模块化方法设计了多端口存储控制器,详细介绍了控制器、仲裁器、译码器等关键模块的设计,并在开发板上进行了实现和测试,实验结果表明其有效带宽可达2.6 GB/s。

一种自主恢复的高可靠存储控制器设计

单粒子效应是星载计算机工作异常和故障的重要诱因之一,国内外多颗卫星遭受到单粒子效应的危害,已造成巨大的经济损失。提出了一种片上自主恢复存储控制器结构,将EDAC技术集成在片内存储器控制器中,通过EDAC电路检测片外存储器中的数据错误,再通过自动回写机制更新片外存储器,便能保持存储器中数据的正确性。与传统的星载计算机存储器系统设计方案相比,使处理器干预主存储器纠错的频度大幅减少。集成的片上存储控制器也减少了星载计算机系统设计的负担。

星载固态存储控制器标准化通用仿真测试平台设计

电子系统功能与复杂度的日益增加,对系统验证测试的效率提出了更高要求。传统卫星测试平台依据特定型号任务进行定制式设计,其设计开发周期长、综合成本高,难以适应当前任务需求。为此,提出了一种基于System Verilog语言开发的星载固态存储控制器通用仿真测试平台架构,其内部采用层次化模型,信号接口统一采用APB总线标准,可以通过配置测试平台数据源及格式及来适配不同容量、不同速率以及不同构型的星载固态存储控制器。实验表明,本文设计的测试平台具有一定的通用性,相比于传统测试平台可以有效地节省测试时间并提高测试覆盖率。

SDRAM视频存储控制器的设计与实现

提出了一种3DDCT视频压缩核的SDRAM接口存储器控制模块实现方案。该方案利用状态机完成SDRAM接口信号编码以及缓冲数据接口的FIFO操作。

基于视频行场消隐期的大容量FLASH存储控制器

为克服传统大容量FLASH视频存储控制器时序设计复杂、缓存资源要求较高的缺点,设计了一种利用视频行场信号消隐期进行时序控制的FLASH视频存储控制器。该控制器基于FPGA时序设计,利用视频行场同步信号消隐期时间写入FLASH的读出和写入控制命令。由于无需缓存资源即可实现多级流水线的设计,提高了时序控制效率,简化了时序设计过程。基于Verilog硬件描述语言,设计了3级流水线和并行控制时序,数据达120 MB/s,实现了对2 048pixel×1 752pixel/15frames高速视频数据的实时存储与回放。仿真与实验结果均表明,系统时序设计正确,大容量FLASH阵列读写操作正常,可实现视频数据的采集、存储、回放等多种功能。

基于UVM的存储控制器功能验证

采用通用验证方法学(UVM)搭建验证平台,以AHB总线上挂载的存储控制器为验证对象,重点分析了UVM验证平台的设计;采用传统的定向验证方法将很难遍历到所有情况,而通过UVM验证平台能够产生受约束的随机激励信号,对存储控制器进行全面的验证,并能自动收集功能覆盖率和分析验证结果;验证结果表明,该验证平台能有效地查出设计缺陷,达到覆盖率要求,减少验证时间,提高验证效率,且具有良好的可配置性和可复用性。

多密级交互存储控制器设计与实现

针对多密级信息环境下的数据交互问题,该文设计实现一种多密级交互存储控制器。在交互模型设计的基础上,构建了控制器总体结构,对存储器系统和交互控制逻辑等关键模块进行了详细设计,并实现了一个依据用户策略完成多密级信息交互的原型系统。实验结果表明,该文设计的多密级交互存储控制器,交互过程可由用户根据实际需求配置,能够实现多密级信息交互功能,对信息分级管理具有重要意义。

新型存储控制器的研究设计

随着存储器的不断发展及系统功能的不断增强,系统对存储控制器提出了更高的要求。为此,需要开发成本低、效率高、应用广泛的新型存储器控制器。本新型存储控制器是基于FPGA的设计方案采用自顶向下(TOP—DOWN)的设计思想,遵循FPGA的设计流程实现的。新型存储控制器设计了3类接口:存储器接口、MPU/MCU接口、USB接口。存储控制器通过存储器接口来控制存储器;MPU/MCU接口可以控制存储器接口和存储控制器的状态;USB接口可以连接PC和带有USB接口的设备。此新型存储控制器可用于工业、PC、数字设备、信息家电等多个领域,有广泛的技术性和实用性。

基于SOC的对象存储控制器的设计与实现

对象存储重新划分了传统文件系统的功能,并将存储管理功能下放到智能存储设备中。采用基于对象接口,利用智能存储设备的计算能力改善存储性能,获得了更好的可扩展性、安全性以及跨平台无缝共享能力,目前正得到广泛的研究和应用。对象存储控制器是对象存储系统的核心部件,是对象存储系统性能发挥的关键。介绍了一种新型的基于SOC的对象存储控制器的设计和实现。测试结果表明,设计的对象存储控制器在性能、可靠性、成本和功耗方面都具有巨大优势。最后介绍了几种正在研究的对象存储控制器的并行优化方法。

基于FPGA的对象存储控制器的关键技术

研究了对象存储控制器的关键技术.基于交换式片内总线,使用NiosⅡ处理器,设计了高速对象存储控制器;基于可编程片上系统技术,用硬件描述语言实现光纤通道底层协议;基于实时操作系统,在软件层实现面向对象存储协议.以循环冗余校验算法的优化与8 bit/10 bit编码游程值计算的优化为例,描述了通过逻辑优化得到更高频率和提高系统性能的方法,并通过软件仿真分析了优化结果.仿真结果表明,优化后的算法逻辑正确且性能大大提高.

基于VIM的嵌入式存储控制器的研究与实现

Vector in Memory(VIM)体系结构在Processing in Memory(PIM)的基础上加入向量部件,为解决存储性能瓶颈提供可行方案,深入探讨基于VIM的嵌入式存储控制器,阐述VIM-1嵌入式存储控制器的模块结构,及对DRAM存储模块的初始化、刷新和读写访问过程,最后给出VIM-1嵌入式存储控制器的功能模拟及FPGA综合结果。

可编程设计在存储控制器实现中的应用

本文给出了一个动态随机访问存储器控制器的设计实例 ,并且说明应设置哪些参数来实现可编程设计。

基于FPGA的多通道FIFO存储控制器的设计与实现

为了解决多个功能模块同时访问同一存储器单元而出现冲突问题,设计了带FIFO的多通道存储控制器。首先给出其工作原理以及系统架构设计,然后采用有限状态机和Verilog HDL语言设计各模块,并在ModelSim上完成前仿真和后仿真,最后在Xilinx FPGA平台上完成下板功能验证。实践表明该存储控制器在保证访问不冲突的前提下最大化了存储器访问效率,提供了简单易用的用户接口,且可根据具体应用自由定义通道数和各通道轮询时间等参数,从而实现了最高资源利用效率。

多核共享存储控制器中AMBA-AHB总线接口的设计

在基于IP复用的SOC设计中,片上总线作为SOC系统集成的互连结构,负责各种移植IP之间的正常通信。片上总线作为各设计模块通信的桥梁,成为了SOC设计中的关键问题。基于AMBA Rev2.0 AHB-L ite总线协议,通过在存储控制器与AHB总线之间设计AMBA接口,实现系统专用网络据数处理引擎PE与嵌入式通用处理器ARM共享存储控制器对片外存储设备进行正常访问。

基于微程序技术的存储控制器的研究和设计

以一个应用于网络与通讯领域的SOC芯片研发项目为背景,设计了SOC芯片上的存储控制器。该存储控制器基于动态微程序控制技术,用RAM阵列来存储控制字,在SOC芯片初始化时由用户写入控制字,在芯片工作时,也可通过系统总线对RAM阵列进行写操作,使控制字能动态地改变。该结构的存储控制器具有高度的灵活性,可灵活地根据SOC芯片外接的存储器类型进行配置,能够与多种类型的存储器实现无缝连接使用。相比仅适用于某类型存储器的控制器,该存储控制器具有较大的应用优势。

高速DDR3存储控制器的时钟偏差控制和优化

基于65nm工艺,完成了高性能海量处理器芯片中的高速DDR3存储控制器的物理设计.重点介绍了DDR3存储控制器物理设计中的布图布局设计和时钟树设计,并针对EDA工具自动生成时钟树导致的DDR3PHY域内总线时钟偏差较大问题,提出并实现精确手动干预关键时钟路径上的时钟树设计优化方法,并进一步采用寄存器逻辑优化方式,成功将DDR3PHY域内总线时钟偏差控制在30ps内,满足设计要求的性能.