提高测速系统存储速率及可靠性的方法

针对破片测速系统对数据存储速率快、可靠性高的要求,提出了基于流水线设计的数据快速存储方案和基于FPGA片内建立虚拟存储器来管理FLASH坏块列表的方法。该方法有效降低存储系统的平均响应时间,将数据流的存储速率提高了近2倍;并且有效地屏蔽FLASH的坏块,保证了破片数据存储的可靠性。测试结果表明:数据存储速率提高到2.4 Mbyte/s,为原始速率的3倍。数据存储的可靠性为100%。该方法能有效提高测速系统的存储速率和可靠性。

解析计算机二级与三级缓存对存储速率的影响

经过了多年的发展,计算机已经在很多领域得到了应用。而计算机的性能,可以在很大程度上影响其工作的效率。在计算机二级缓存和三级缓存概念、特点的基础上,结合二级缓存和三级缓存提升计算机性能,降低计算机生产成本的作用,从其对计算机存储速率影响的角度,分析其在提高读取的命中率和存储速率的优势,以及三级缓存对服务器的CPU的特殊作用,深入研究了二级缓存和三级缓存对计算机性能提升的效果。

一种高速CCD视频实时存储方案的速度分析

为了满足高帧频、大面阵CCD数字视频实时存储要求,在分析数字视频的信号特点和SCSI系统数据传输过程的基础上,建立了缓冲并行预处理和SCSI直接存储阵列数据传输的理论模型。从理论和实验两个方面分析了SC SI总线速度和SCSI硬盘持续存储速率两个决定存储速率的主要因素,并且分析了数据分块大小,LBA(逻辑块地址)范围以及系统调度策略对SCSI硬盘阵列数据存储速度的影响。实验表明,通过选择合适的应用背景来减少总线冲突,可以满足100MB/s视频数据的存储要求。

高速数据采集系统中的存储瓶颈问题及其解决

高速数据采集系统中的实时数据存储是一个技术瓶颈。本文介绍了一种基于PLX PCI9656的PCI高速数据连续实时采集存储系统,连续不间断采集存储速率达130MB/s以上,并能将连续的数据流实时写入硬盘。本系统使用工控服务器作为计算机平台,采用SCSI硬盘组成RAID0磁盘阵列,实现简单,工作稳定可靠。

用于空间遥感相机模拟源系统的DDR2 SDRAM高速存储电路设计

为了满足空间遥感相机电子学系统的功能验证需求,设计了一套由FPGA和DDR2 SDRAM等组成的空间遥感相机模拟源系统.针对DDR2 SDRAM在设计时的难度,从提高信号完整性出发,对DDR2 SDRAM的阻抗匹配形式和匹配电阻位置进行详细分析,并对PCB布局布线及FPGA管脚约束设计给出可行性设计方案.实验结果表明,按照提出的设计方法,DDR2 SDRAM不论采用单端或差分时钟工作,均可保证数据以320 Mbps/pin来传输,信号质量依然理想.

基于单存储器架构的PDP图像数据处理方法

为降低PDP的成本,提高PDP图像数据处理的效率,在分析了双存储器架构图像数据处理方法的基础上,提出了一种单存储器架构的图像数据处理的方法。该方法通过压缩行场同步时间,提高数据处理速度,通过随机读写仲裁,实现一行时间内图像数据的随机读写。32英寸PDP的验证结果表明,单存储器架构使存储空间利用率提高了13.2%,时间利用效率提高了22%,并使存储器数量减少一半。

一种用于SAR成像的数据存储系统设计方法

针对合成孔径雷达(SAR)成像回波数据量巨大和存储器资源利用率偏低的问题,提出一种双倍数据速率动态随机存储器(DDR)的存储装置,并设计一种原位转置的存储方法。该方法首先比较雷达回波数据距离向和方位向的长度,通过预留出距离向和方位向中较长数据的单行或者单列所占用的存储空间来提高存储器读地址和写地址逻辑映射的灵活性,有效地实现了大数据量的片内转置操作,提高了双倍数据速率动态随机存储器(DDR)的资源利用率,并将分块子矩阵地址映射方法和跨页地址映射方法应用于原位转置中,有效地提高了SAR回波数据转置的访问效率。仿真实验结果表明,该数据存储系统在满足成像实时性的同时降低了一半的DDR存储器的用量,提高了DDR的资源利用率,降低了成本,目前已成功应用于多种模式的SAR成像处理中。

基于V93000系统的高速QDR SRAM存储器测试方法

为满足当今的高速网络中高带宽、高密度存储器要求,四倍数据速率静态随机存取存储器(QDR SRAM)广泛应用于路由器、交换机、集成器、网络卡等互联网设备中。QDR SRAM在双倍数据速率存储器(DDR)的基础上,具有独立的数据输入端口和数据输出端口,在脉冲信号的上升沿和下降沿都可以处理数据资料,读写控制、读写地址分离,与DDR相比操作起来更简便。但同时QDR因其数据传输速率高、存储容量较大,使得如何对其性能进行精确评价成为存储器类器件测试的一个亟待解决的难题。文中以GSI公司的GS81302D37GE-300I型芯片为例,介绍了一种基于爱德万公司V93000测试系统进行高速QDR SRAM电路测试的方法,依托V93000测试系统的可编程阻抗匹配特性及存储器专用测试软件包等对其性能进行高效、准确地评价,以满足高速QDR SRAM各项指标的评估要求。

指控中心任务软件集中管控系统研究与关键技术

随着武器航天试验任务的增多,指控中心对任务软件快速部署、多任务并行的需求愈发迫切。设计了基于B/S架构的指控中心任务软件集中管控系统,实现了任务软件配置与监控的一体化管理;通过基于DBus与Kafka结合的数据传输机制,打通了任务软件与系统前后端数据高效交互链路;最后,重点分析了任务软件自动化部署技术、多任务并行技术、高速数据分级处理技术以及任务数据高效存储技术。

一种用于信息处理微系统DDR互连故障的自测试算法

为解决信息处理微系统中双倍速率同步动态随机存储器(Double Data Rate,DDR)复杂互连故障的检出效率和测试成本问题,通过分析DDR典型互连故障模式,将单个存储器件的自动测试设备(Auto Test Equipment,ATE)测试算法与板级系统的系统级测试(System Level Test,SLT)模式相结合,提出面向DDR类存储器的测试算法和实现技术途径。并基于现场可编程门阵列(Field Programmable Gate Array,FPGA)器件实现微系统内DDR互连故障的自测试,完成了典型算法的仿真模拟和实物测试验证。相较于使用ATE测试机台的存储器测试或通过用户层测试软件的测试方案,本文所采用的FPGA嵌入特定自测试算法方案可以实现典型DDR互连故障的高效覆盖,测试效率和测试成本均得到明显改善。

IP网络传输数字电影拷贝的关键问题研究

电影行业近几年开始广泛采用卫星网络传输数字电影拷贝,并已步入运营阶段。IP网络相比于卫星网络,具有带宽高、传输速率高的特点,这些特点对大数据量的数字电影拷贝传输来说作用尤为突出。随着IP网络的不断发展,网络费用不断降低,电影行业终将采用高速的IP网络来传输数字电影拷贝。但在近乎1Gbit/s速率的IP网络中,将几百GB的数字电影数据完整可靠地传输到多个接收点,需要对传输方式、接收发送方式等进行特别的设计,此外还应注意数据包大小、存储效率、程序结构等几个决定传输与接收效率的关键问题。本文就以上几个关键问题进行详细的分析与比对,并将测试结果应用于数字电影拷贝IP网络收发系统。

视频图像采集及网络传输系统的设计

为满足特殊行业对高分辨率视频监控的需求,设计一种基于FPGA(Field Programmable Gate Array)的视频图像采集及网络传输系统。采用IIC(Intel-Integrated Circuit)协议,利用FPGA实现对图像传感器寄存器的配置,图像传感器输出分辨率为1 024×768、帧率为8 Hz、16位数字YCbCr的视频信号至FPGA,FPGA对接收的视频信号按照4 Hz的帧率进行采样存储。采用DDR SDRAM存储器作为帧缓存,接收的视频信号通过FPGA内部的以太网控制器模块打包成以太网数据帧格式,通过物理层芯片接口模块发送到外部物理层芯片,图像传感器采集的视频数据可通过以太网进行远距离传输。该系统设计采用VHDL(Very-High-Speed Integrat-ed Circuit Hardware Description Language)语言实现,并在Xilinx FPGA上验证。验证结果表明,该系统可有效传输高分辨率视频图像。

一种避免页迁移的混合内存页管理策略

相变存储器(Phase-change Memory,PCM)具有非易失性、能耗低、密度大等诸多优点,将成为下一代主流存储器.然而,相变存储器的写操作速度慢以及写次数有限的特征限制其立马替代现有主流的双倍速率同步动态随机存储器(DDR系列).为了发挥两种存储介质各自的优势,目前主要采用混合内存的体系结构,该结构不仅包括新型的相变存储器同时还包括传统的动态随机存储器.针对混合内存结构,数据划分变得尤为重要,目前大多数划分算法采用页面迁移作为保障效率和损耗的手段.但是迁移需要消耗大量的处理器资源,同时导致大量不必要的写相变存储器的操作,降低混合内存系统的性能和寿命.为了减少迁移操作带来的效率损失,本文提出一种避免页迁移的混合内存页管理策略(PMP)提高混合内存系统的性能和寿命.该策略最大的优势在于提出了一种基于虚拟内存页的访存行为特征分析方法,能够高效准确的获取各页的访存行为,所以在系统运行过程中避免因页分配错误导致的页迁移操作.实验表明本文提出的避免页迁移的混合内存页管理策略(PMP)能够有效的提高混合内存系统的性能和寿命.

基于FPGA和DDR的高效率矩阵转置方法

用可编程门阵列(FPGA)作为主处理芯片实现雷达信号处理时,大阶数矩阵转置经常由于双倍速率同步动态随机存储器(DDR)的跳行访问速率而成为系统处理速率的瓶颈。文中分析了DDR的读写机制,对DDR读写时间的组成进行了定量分析,提出了一种提高矩阵转置效率的分块式矩阵转置方法。该方法采用矩阵分块技术,使矩阵转置时DDR的读写速率得以均衡,从而提高DDR读写的平均效率。文中提供了矩阵转置效率的实验室实测数据,验证了该方法的有效性。该方法已在工程实践中得到了成功的应用。

用于高速图像处理的DDR2 SDRAM控制器

为满足图像数据处理对高速大容量存储的需要,设计一种DDR2SDRAM控制器。采用模块化设计方法,通过基础模块、物理层模块、用户接口模块和控制模块实现对DDR2SDRAM的控制。仿真结果与验证结果表明,该控制器能够有效可行,32位数据总线最大传输率达到12.8Gbit/s。

一种基于DDR的PS与PL数据交互方法的设计与实现

针对片上系统芯片中处理系统和可编程逻辑之间数据交互量大的应用,提出了一种基于双倍速率同步动态随机存储器的PS与PL数据交互方法。PS与PL通过访问共同的DDR,按照自定义的协议进行数据交互。将DDR中用于数据交互的空间划分为指令空间和数据空间,PS和PL通过读写指令空间中的指令数据并按照协议分析其所传递的信息,以控制各自的读写进程。PL通过高速片内总线访问DDR,PS利用内存读写工具实现对DDR的读写。测试结果表明该交互方法具有速度快、占用逻辑资源少、使用方便等优点,数据交互速度可达88 MB/s,适用于PS和PL需要实时交互大量数据的应用场景,在基于三维激光雷达的车辆实时高精度定位系统中得到了成功应用。

基于相机连接接口的大图像实时显示系统

采用高速缓存、帧分多路输出,实现一种实时大图像多显示器联合显示系统。该方案采用现场可编程逻辑阵列芯片,利用双倍速率同步动态随机存储器芯片作为数据缓存单元,通过片上同步动态随机存取存储器乒乓缓存数据,将每帧图像数据平均分配并通过相机连接(Camera Link)接口发给上位机显示。通过Chipscope在线调试软件测试,该实时显示系统支持5路Camera Link输出,每路Camera Link图像输出采用12比特位宽,支持最大数据吞吐量为960Mbps,能解决超大尺寸图像因常规显示器显示范围有限而不能在一个显示器上完整显示的问题。

基于比特重排的减少机顶盒芯片DDR接口SSN的方法

封装电感引起的SSN(Simultaneous Switching Noise,同步开关噪音)效应阻碍低成本QFP(Quad Flat Package,四方型扁平式封装)封装的机顶盒芯片的DDR SDRAM(Double Data Rate Static Random Access Memory,双速率静态随机访问存储器,DDR)接口的传输频率.本文利用视频数据的相关性,及DDR颗粒的数据比特可以任意交换的特点,提出对DDR接口数据进行数据比特重排的方法来降低SSN效应.视频解码器使用到的数据在二维空间上高度相关.在DDR接口版图设计时将高比特位的数据与低比特位的数据在空间上交错放置,可使得DDR接口的电流分布更加平衡,减少通过封装寄生电感的平均电流,最终减少SSN.本文提出的方法成功用于台积电55rm工艺高清机顶盒芯片的设计.QFP封装的样片的DDR接口传输速率达到1066Mbps.

一种新型B超数字扫描变换系统的设计方法

针对B超设备小型化以及扫描图像存储容量大的要求,本文提出了一种基于FPGA和DDR SDRAM结构的新型的数字扫描系统的设计方法;介绍了相应的逻辑设计流程和系统实现的关键技术。仿真结果和实验结果表明,该系统为实现B超的小型化需求提供了途径。