基于安全硬件的Windows自定义登录的实现

实现了一种自定义Windows登录程序,该程序采用Windows凭据提供程序(Credential Provider)登录机制,通过身份认证包(Authentication Package)方式实现自定义认证服务,并且使用安全硬件证书绑定用户名方式进行身份认证。相比传统用户名密码认证方式,该程序完全实现自定义登录,不需要密码认证,只需要硬件验证用户身份即可实现登录Windows系统。保证安全性的同时,该程序具有更大的灵活性和易用性。

功能安全硬件FMECA仿真分析技术研究及实践

在对功能安全和可靠性要求比较高的系统中,比如航天航空和轨道交通系统以及工业安全仪表等领域,需要保证系统在故障发生时能够导向安全侧以保证安全,这就需要在系统设计阶段对存在的故障进行详尽的分析或测试。在进行故障分析的时候一般用的方法有FMECA和FTA等。本文主要针对轨道交通信号系统硬件FMECA分析方法,研究其应用技术标准条件和存在的不足,提出使用硬件电路建模仿真分析的方法,增强FMECA分析结果的可靠性。同时,根据相关安全技术标准增加分析的全面性,在项目中进行实践,证明可以有效提高系统的安全可靠性。

面向网安学科的硬件安全课程体系设计与教学实践

针对目前国内网络安全教学体系中硬件安全相关课程缺乏、硬件安全课程体系尚未完整建立的现状,提出面向网安学科的硬件安全课程体系构建思路,从课程思政、理论联系实践、软硬协同、产学研等角度阐述针对硬件安全课程体系的教学设计方法,进一步探讨面向网安学科的硬件安全课程实验平台构建方法。

基于故障传播模型的硬件安全性与可靠性验证方法

大规模集成电路正面临着诸如设计脆弱性、侧信道、硬件木马等安全漏洞的威胁。传统的功能测试验证方法无法遍历所有的输入空间,同样无法检测侧信道安全漏洞。现有的形式化验证方法关注硬件设计的等价性和功能的正确性,难以满足安全性和可靠性验证需求。研究面向安全性和可靠性验证的形式化模型,形成有效的硬件安全性与可靠性形式化验证方法。该方法能够从门级对集成电路进行建模,生成细粒度的形式化模型,实现对安全性与可靠性的形式化验证,可以捕捉硬件设计中潜在的安全隐患。实验结果表明该验证方法对硬件设计中存在的侧信道和硬件木马导致的信息泄露和篡改有很好的检测效果。

基于软硬件协同的细粒度安全域隔离机制

基于内存篡改的攻击能够恶意地修改程序执行环境的关键数据,给程序提供一个安全可信的执行环境是抑制恶意软件的有效手段。本文提出了一种基于软硬件协同的解决方案,能够以函数调用为粒度,为程序执行提供相对隔离的安全执行环境。为了配合软件,在底层提供了2大硬件支撑:load/store指令在访存时都要进行地址检查,同时也设置了访问属性;在硬件页表上增加了函数调用隔离域(CFID),在TLB转换时进行安全隔离的检查。提供了2种不同场合的数据共享访问策略,在GEM5上实现了原型系统,通过运行安全测试集,能够有效地隔离非安全环境。相比于虚拟机和特权级切换的方法,本文的硬件实现几乎没有切换损耗。在SPEC CPU 2006的测试集中,本文提出的硬件隔离机制总体性能损耗低于3%。

基于自主可控的数字化安全管控软硬件关键技术研究与应用

随着数字化系统在各个领域的广泛应用,其安全性和可控性面临着日益增加的挑战。本文旨在基于自主可控的原则,深入研究电力设备数字化安全管控软硬件的关键技术,并提出一种综合性解决方案,以提升数字化系统的安全性、可靠性和可控性。本研究从加密与解密技术、认证与授权技术、安全协议与通信技术、安全评估与访问控制、可信计算与日志管理五个方面深入探讨了相关技术的研究现状和发展趋势,并提出了相应的解决方案。通过对关键技术的研究与应用,可以为构建一个安全可控的数字化环境提供理论与实践基础。

寄存器传输级硬件设计信息流建模与安全验证

近年来,已有大量研究证明信息流分析能够有效地对设计安全属性与安全行为进行建模。然而,现有的门级抽象层次的信息流分析方法往往受制于算力和验证效力等因素难以应对大规模设计,而RTL抽象层次的信息流分析方法需借助类型系统等形式化语言对硬件设计进行重新描述。因此,提出了一种寄存器传输级硬件设计信息流建模与安全验证方法。该方法在寄存器传输级功能模型的基础上构建附加安全属性的信息流跟踪逻辑模型,从信息流角度建模设计安全行为和安全属性,并利用EDA测试验证工具,以无干扰为策略捕捉违反安全策略的有害信息流,检测硬件设计安全漏洞。以Trust-Hub硬件木马测试集为测试对象的实验结果表明:所提方法能够有效检测设计内潜藏的硬件木马。

基于IPSec的网络安全及其硬件实现

该文介绍了 ＩＰＳｅｃ在构造ＶＰＮ、实现网络的安全方面所起的作用，对ＩＰＳｅｃ中的ＥＳＰ、ＡＨ及ＩＫＥ协议进行了描述，并对有关ＩＰＳｅｃ的安全性能进行了较详细的分析，阐述了用硬件实现ＩＰＳｅｃ的重要性及其关键技术。

商用密码应用中基于硬件安全模块的密钥管理研究

文章简要介绍基于硬件安全模块的密钥管理体系和软件管理方案,并结合实际进行商用密码软件应用实践。结果表明,硬件安全模块在密钥管理中的应用提高了安全性和效率,有效防止了密钥泄露和非法复制。基于硬件安全模块的密钥保护策略在商用密码应用中具有重要价值,可提供更高级别的信息安全保障。

硬件安全测试基准集及其管理体系的研究与评估

硬件安全作为网络安全的关键部分,其安全性对整个系统至关重要。然而,由于硬件设备种类繁多、生命周期长,一旦出现问题修复成本极高,且目前硬件安全领域缺乏标准化测试方法,导致测试结果难以比较和验证。设计了一种基于Web技术的硬件安全测试基准集管理系统,利用Flask框架和关系型数据库实现数据完整性和安全性,并通过Yosys工具对测试基准集进行综合评估,以识别安全风险并优化硬件设计,为硬件安全领域的标准化和进步提供支持。

基于多级协同混淆的硬件IP核安全防护设计

传统硬件混淆从物理级、逻辑级、行为级等进行单层次混淆,没有发挥多级协同优势,存在安全隐患。该文通过对物理版图、电路逻辑和状态跳变行为的关系研究,提出多级协同混淆的硬件IP核防护方法。该方案首先在自下而上协同混淆中,采用虚拟孔设计版图级伪装门的方式进行物理-逻辑级混淆,采用过孔型物理不可克隆函数(PUF)控制状态跳变的方式实现物理-行为级混淆;然后,在自上而下协同混淆中,利用密钥控制密钥门进行行为-逻辑级混淆,利用并行-支路混淆线的方法完成行为-物理级混淆;最后提出混淆电路在网表的替换机制,设计物理-逻辑-行为的3级协同混淆,实现多级协同混淆的IP核安全防护。ISCAS-89基准电路测试结果表明,在TSMC65 nm工艺下,多级协同混淆IP核在较大规模测试电路中的面积开销占比平均为11.7%,功耗开销占比平均为5.1%,正确密钥和错误密钥下的寄存器翻转差异低于10%,所提混淆方案可有效抵御暴力攻击、逆向工程、SAT等攻击。

基于正交混淆的多硬件IP核安全防护设计

为了解决集成电路设计中多方合作的成员信息泄漏问题,该文提出一种基于正交混淆的多硬件IP核安全防护方案。该方案首先利用正交混淆矩阵产生正交密钥数据,结合硬件特征的物理不可克隆函数(PUF)电路,产生多硬件IP核的混淆密钥;然后,在正交混淆状态机的基础上,实现多硬件IP核的正交混淆安全防护算法;最后,利用ISCAS-85基准电路和密码算法,验证正交混淆方法的有效性。在台湾积体电路制造股份有限公司(TSMC)65 nm工艺下测试正交混淆的多硬件IP核方案,正确密钥和错误密钥下的Toggle翻转率小于5%,在较大规模的测试电路中面积和功耗开销占比小于2%。实验结果表明,采用正交混淆的方式能够提高多硬件IP核的安全性,可以有效防御成员信息泄漏、状态翻转率分析等攻击。

计算机硬件安全保障及维护技术的开发与改进

近年来,随着互联网技术的快速发展,计算机硬件的更新换代速度也在提升。与此同时,人们对于技术的深入变革也致使人们对于计算机网络的依赖性也在逐年增加。然而,快速增加的用户群体却对计算机的维护与保养没有意识,因而导致在日常操作中出现操作不规范等问题。基于此,本文通过分析对计算机硬件安全造成影响的因素,进而针对性展开相关论述,以期给相关研究人员提供借鉴。

抽样校验和编译优化的车载MCU安全启动方案

随着网联技术的发展,针对车辆的网络攻击事件频发,黑客可将恶意软件刷入车载微控制单元(MCU),实现恶意控制车辆或窃取重要信息的目的。针对上述攻击场景,需在车载MCU中加入安全启动功能进行防护,以保证只有合法的软件能被运行。为此,本文对当前主流车载MCU安全启动方案进行研究,总结它们在安全性、稳定性、低耗时方面的性能表现和存在的不足,然后针对低耗时性能提出优化方案,最后通过搭建实物系统对优化方案的可行性和有效性进行验证。结果表明,采用抽样校验和编译优化的方案可以在满足低耗时要求的同时保护尽可能多的重要代码。

基于后量子密码算法的安全SoC芯片设计

后量子密码算法已经成为当前安全领域的研究热点。本文通过对NIST后量子密码算法竞赛候选的Saber算法进行研究,提出一种基于后量子密码算法的安全SoC芯片设计方案。该方案首先分析算法的硬件架构,优化矩阵运算和数值拼接等操作提升硬件效率,采用二次验证方式加强算法解密过程的安全性;然后,设计Hash随机数拓展生成模块、加解密模块和数据存储器以及随机数种子生成器,完成Saber算法的硬件IP核;其次,在RISC V处理器、总线和接口电路的基础上,结合时钟门控技术降低功耗,设计基于后量子密码算法的安全SoC芯片。实验结果表明,所设计的安全SoC芯片面积为2.6 mm^(2),等效逻辑门数为90k,芯片内核面积占比为75.2%,PAD面积占比为24.8%,芯片功耗为9.467 mW。

一种适用于SHE规范的安全加密电路设计

为加强汽车系统信息安全的防御能力,设计了一种适用于安全硬件扩展(Secure Hardware Extensions,SHE)规范的安全加密电路。该电路设计了高级加密标准(Advanced Encryption Standard, AES)算法模块、SHE指令执行有限状态机以及指令和密钥的存储控制接口。仿真结果表明,该安全加密电路具有严格的访问权限,支持硬件密钥管理,保护密钥免受软件攻击,具有运算隔离保护措施,提高了系统的安全性和机密性。

为CPU芯片的硬件安全保驾护航

如何确保CPU芯片的硬件安全,是学术界和产业界一直面临但尚未解决的国际公认难题。清华大学硬件安全与密码芯片实验室团队提出了基于高安全、高灵活可重构芯片架构的“CPU硬件安全动态监测管控(DSC)技术”,可有效应对CPU硬件漏洞威胁,首次实现了芯片内第三方硅监控的CPU硬件安全解决方案,大幅提升CPU芯片的硬件安全性。

基于Yosys的硬件信息流安全验证与漏洞检测

针对基于功能验证和侧信道分析的硬件安全漏洞检测方法的不足,提出了一种结合Yosys形式化验证能力和门级信息流追踪方法对集成电路设计进行安全验证和漏洞检测的方案。首先,使用Yosys对硬件电路设计进行逻辑综合,生成门级网表。其次,为电路设计中各信号的每个比特位添加污染标签,并采用二进制位粒度的污染标签传播策略为基本逻辑单元生成门级信息流模型,进而以此为基本单元构建整个电路的信息流模型。然后,描述电路设计中关键数据的机密性和完整性属性,并将其映射为Yosys可识别的安全约束。最后,结合Yosys和电路的信息流模型对电路设计的安全属性进行验证,安全验证中捕捉到违反安全属性的事件,即表明硬件设计中存在安全漏洞。实验表明,该方法能够准确检测到AES加密电路中植入的一种可满足性无关项木马。实验结果验证了该方法能够在不依赖功能验证和侧信道分析的前提下检测到安全漏洞,因而适用范围更广。

浅谈银行网络中心硬件安全性问题

网络中心硬件安全性决定着整个网络系统安全性.本文阐述了如何提高供电系统、通信线路、联网设备及数据存贮和系统运行的安全性.

基于图论和可拓评判的网络硬件设备安全分析方法研究

通过对主要网络设备因外部和内部攻击的现实状况进行必要分析和探讨,给出对网络硬件设备安全危害程度相关的图论分析和可拓逻辑分析的2种方法,并进行必要的安全设备信息关联分析和给出必要的解决思路。