带定向通路的十读六写寄存器文件全定制设计

本文介绍了一个带定向通路的十读六写寄存器文件在0.18μmCMOS工艺下的全定制设计,与基于标准单元半定制寄存器文件相比,面积和功耗都缩小了近一半,延迟从2.34ns减小为1.2ns。在建立视图时,通过采用伪时序建模的方法大大减小了建模的工作量。该设计已运用于YHFT系列DSP芯片中。

数字仿真器中的时间校验探讨

:针对事件驱动仿真检测时间延迟的困难 ,提出用时间校验网络来检测时间延迟。