DVB-C接收机中的定时误差检测器

介绍了一种便于在DVB-C接收机中应用的定时误差检测器(Garder),对它的基本原理作了简单的阐述,推导了定时误差的计算方法,并给出了电路实现模型和特性曲线(S曲线)。对此检测器的优缺点做了简单的评述,最后给出了应用此检测器实现QAM符号同步的仿真结果。

一种改进的定时误差检测算法

定时恢复环路是数字接收机同步模块的一个重要组成部分,Gardner算法以实现结构简单,不敏感于载波相位,独立于调制方式等优点作为定时误差检测算法广泛应用于数字接收机的定时恢复环路中。鉴于Gardner算法在数字接收机定时同步中的广泛应用,并通过比较Gardner算法及其改进算法的定时抖动和捕获性能,研究了一种改进的Gardner定时误差检测算法。仿真结果表明,该算法对于MPSK恒包络的调制信号定时抖动性能有很明显的改善,并且在小滚降因子下改善仍然成立,但是对于16QAM非恒包络的调制信号改善不理想。

Gardner定时同步环路参数设计及性能分析

以数字锁相环理论为依据,对Gardner定时误差检测器反馈定时环路参数的设计进行了深入研究,基于MATLAB对一阶、二阶环路性能进行了仿真,重点分析了环路阶数和等效噪声带宽对系统性能的影响,得到了等效噪声带宽与定时同步环路性能的关系,为定时同步环路的设计提供了理论依据。

一种改进的Gardner定时同步算法

针对定时同步算法捕获时间长、稳定性差和误码率高等问题,提出一种改进的Gardner定时同步算法。分析不同插值滤波器对定时同步的影响,并选用分段抛物线插值滤波器。对QPSK调制信号进行开环和闭环分析。仿真结果表明,与现有算法相比,改进的定时同步算法捕获时间缩短0.005 s,进入同步后的均方误差减小,当信噪比大于8 dB时,误码率明显降低。

CPM信号的定时-相位联合估计算法

针对CPM信号同步问题,在判决数据辅助的基础上提出一种联合定时-相位估计算法。该算法用Laurent分解表示CPM信号,由定时-相位联合似然函数得到定时误差检测器和相位误差检测器,找出瞬时梯度,迭代求解恢复出定时和相位信息。通过分析二进制部分响应CPM中的常见形式PCM/FM信号,提出一种联合定时-相位估计的实现方案。在加性高斯白噪声信道上的仿真结果表明,该算法适用于二进制部分响应CPM信号,定时和相位估计性能都逼近理想曲线。

一种星间激光通信高速并行定时恢复算法设计

空间卫星激光通信的高数据速率导致传统的串行定时同步算法难以实现,对此,本文设计了一种基于Gardner定时误差检测的并行反馈数模混合定时同步算法,通过DDS和PLL混频的方式控制高速ADC的采样时钟相位,以实现高精度、高速率的符号定时同步。计算机仿真结果表明该并行算法在高速数据传输系统下具有良好的定时同步性能。

一种快速捕获的MPSK定时同步环路

为了提高MPSK信号解调中定时同步环路的性能,对二阶环路滤波器进行了研究。针对二阶环路跟踪性能优良、但捕获过慢的特性,使用一种与滤波器同二阶环路滤波器组成新的环路滤波器,用帧头符号进行滤波器切换。仿真表明,通过这种组合切换的方法,新的环路能够将捕获速度提高到80个符号以内,且保持二阶环路滤波器的优良跟踪性能。

基于窗化法与新误差估计方法改进的BWGAD算法

为提高Gardner算法的计算性能,基于窗化法对Gardner算法的插值器进行加窗处理,改善了插值滤波器的抗混叠性能,提高了算法计算精度与计算速度,并考虑到相邻符号间的串扰,基于MMSE准则对定时误差进行修正.综合以上2点改进,提出BWGAD算法.仿真结果证明,BWGAD算法的定时精度与收敛速度均优于传统Gardner算法.

一种适合突发通信的CPM定时恢复算法

针对连续相位调制(CPM)信号定时同步问题,提出一种数据辅助联合直接判决的定时恢复算法。基于CPM信号的PAM分解,由最大似然方法得到序列检测器和定时误差检测器,并构造一阶锁相环用于估计定时误差。采用数据辅助和数据重用的方法实现定时误差的捕获,运用直接判决方法进行定时误差的跟踪。仿真实验结果表明,当定时误差较大时,该算法可克服直接判决方法存在的失锁问题,实现大定时误差范围的定时估计,且降低定时估计和检测时的匹配滤波器的个数,对DVB-RCS2标准中的CPM突发信号仅用3个匹配滤波器就可以实现定时估计,具有良好的定时估计性能及较好的鲁棒性。

MSK信号定时恢复技术研究

文章提出了一种MSK信号全数字解调定时恢复方案,详细介绍了环路设计中的定时误差检测以及环路滤波器和NCO设计,并利用matalb对系统进行了仿真实现,对比了不同环路带宽下,定时误差的检测性能。

EDSL传输系统中MQAM信号解调的定时恢复

EDSL技术是我国具有自主知识产权的第三代宽带接入技术,在其采用的MQAM信号调制方式中,全数字解调端的定时恢复是关键技术之一。本文论述了插值法定时恢复的基本原理,介绍了一种基于Gardner定时误差检测算法的定时恢复方法,并做出适当改进以适合EDSL传输系统,给出了仿真结果,验证了方案的可行性。

一种AD9371宽带无线同步定时模块简化方法

在满带宽100 MHz条件下,AD9371的收、发采样频偏问题严重,不采用精确的同步定时模块时,在高斯白噪声信道下测试,误码率较调制误差公式erf值偏高。传统的Gardner定时同步算法虽能降低采样频偏,但Gardner算法的实现复杂度太高。针对这对性能和复杂度间的矛盾,给出了一种同步定时模块的现场可编程门阵列(Field Programmable Gate Array,FPGA)简化实现方法。简化后的Farrow滤波器的乘法器与原始的Farrow相比减少50%,环路滤波器占用FPGA资源和传输时延比原环路滤波器都减少了50%以上。将简化后的同步定时模块在AD9371板卡上进行测试,结果表明简化后的同步定时模块与传统的Gardner同步定时模块性能在-30 dBm时误码同时降低到零,性能完全一样,证明此种同步定时方法的等效简化切实有效。

一种用于全数字接收机的位同步算法

设计了一种适用于全数字遥测接收机的位同步算法,该算法采用固定的采样速率,结合Farrow多项式内插算法与Gardner定时误差检测算法的优点,具有较宽的码速率适用范围,较低的信噪比适用环境。在分析Farrow多项式内插原理的基础上,采用一种简化的分段抛物线内插方法,此方法减少了原有内插方法的运算量。仿真结果表明,在单个码元采样点很少的情况下,其误比特率(BER)性能依然接近于理想BER性能,优于Gardner算法,能够有效地完成低信噪比条件下的位同步,因此有着良好的应用前景。

一种基于内插法符号同步电路的设计

提出了一种新的符号同步电路结构,采用立方插值和O&M定时误差检测相结合的算法实现符号定时同步,并通过AlteraDSPBuilder完成该电路的设计、仿真和分析,将设计用AlteraStratixIIFPGA实现,应用在实际的接收机中,证明其能纠正1%的定时误差,工作时钟频率最高可达到130MHz。

一种短波高速QAM信号快速无抖动码元同步方案的设计

文章基于Gardner定时误差检测算法、预滤波和一阶过零检测锁相环理论,结合卡尔曼滤波算法,设计了一种快速无抖动的短波高速QAM信号全数字解调码元同步方案,从理论上推导了方案中各个参数的设置方法,并在不同的信道环境下测试算法的性能,仿真结果显示该方案具有优良的性能。

QPSK全数字接收机定时同步环路

将三阶立方拉格朗日多项式内插算法和Gardner定时误差检测算法应用于QPSK全数字接收机定时同步环路,并对构成环路的其他部分,环路滤波器以及数控振荡器进行分析并提出实现方法。通过仿真,证明上述算法具有良好的性能,可以很好的解决定时同步问题,并在FPGA上实现整个环路设计方案,使得数字解调的硬件实现具有良好的灵活性和可移植性。