期刊文献+
共找到9篇文章
< 1 >
每页显示 20 50 100
一种低功耗宽摆幅的绝对值电路设计
1
作者 祖文俊 钟啸宇 +1 位作者 虞致国 顾晓峰 《微电子学》 CAS 北大核心 2024年第3期404-410,共7页
提出了一种低功耗宽摆幅的绝对值电路。该电路通过比较器输出结果判断输入电压的正负,正值利用负反馈进行保持,负值利用电压-电流转换电路和电流镜转换为正值。与传统利用二极管的设计相比,该电路避免了线性度差、功耗高的问题。基于55 ... 提出了一种低功耗宽摆幅的绝对值电路。该电路通过比较器输出结果判断输入电压的正负,正值利用负反馈进行保持,负值利用电压-电流转换电路和电流镜转换为正值。与传统利用二极管的设计相比,该电路避免了线性度差、功耗高的问题。基于55 nm CMOS工艺进行了电路设计,仿真结果表明,在电源电压为-1.2 V和1.2 V的条件下,电压输入摆幅高达-400~400 mV,绝对值电路误差在0.5%以内,功耗为450μW,版图面积为4 800μm^(2)。 展开更多
关键词 绝对值电路 低功耗 宽摆幅 低面积开销
下载PDF
一种低噪声、宽输入摆幅仪表放大器 被引量:1
2
作者 陈就 王小松 +1 位作者 张海英 刘昱 《微电子学与计算机》 CSCD 北大核心 2017年第12期40-44,共5页
介绍了一种基于SMIC 0.18μm CMOS工艺的低噪声、宽输入摆幅的仪表放大器设计.本文采用电流反馈型仪表放大器结构,通过改进整体电路结构,实现了很高的电极失调抑制能力,采用斩波技术减小低频闪烁噪声,采用直流抑制环路(DCOC)减小电路的... 介绍了一种基于SMIC 0.18μm CMOS工艺的低噪声、宽输入摆幅的仪表放大器设计.本文采用电流反馈型仪表放大器结构,通过改进整体电路结构,实现了很高的电极失调抑制能力,采用斩波技术减小低频闪烁噪声,采用直流抑制环路(DCOC)减小电路的失调.该电路的电源电压为1.2V,功耗为56μW,等效带内输入噪声密度小于200nV/√Hz,电极失调抑制可达±300mV,CMRR大于110dB,输入阻抗大于1GΩ. 展开更多
关键词 电流反馈 放大器 低噪声 宽摆幅 可穿戴 生物电势
下载PDF
用于高精度模数转换器的CMOS可变增益放大器
3
作者 李振国 苏萌 +5 位作者 田迪 肖春 侯佳力 胡毅 沈红伟 王亚彬 《半导体技术》 CAS 北大核心 2024年第10期899-905,共7页
针对工业领域数据采集系统对大摆幅模拟信号精确采样的需求,提出了一种方便与高精度模数转换器(ADC)集成的CMOS可变增益放大器(VGA)。该VGA基于反相放大器结构,在5 V单电源供电的条件下支持最大±10 V信号输入。对传递函数的设计和... 针对工业领域数据采集系统对大摆幅模拟信号精确采样的需求,提出了一种方便与高精度模数转换器(ADC)集成的CMOS可变增益放大器(VGA)。该VGA基于反相放大器结构,在5 V单电源供电的条件下支持最大±10 V信号输入。对传递函数的设计和电路结构的优化可保证VGA高线性度的同时不降低信噪比(SNR)。电路采用TSMC 0.18μm CMOS工艺进行设计并流片,面积为0.23 mm^(2),5 V供电时功耗为1.5 mW。在输入信号1 kHz、采样率200 kS/s条件下,将VGA与16 bit逐次逼近寄存器(SAR)ADC进行联合测试,测试结果表明信噪比达到89.80 dB,总谐波失真(THD)为-102.31 dB。该VGA具有输入范围大、精度高、面积小的特点,为工业信号采集应用提供了高集成度的解决方案。 展开更多
关键词 可变增益放大器(VGA) CMOS工艺 宽摆幅 模数转换器(ADC) 低噪声 低失真
下载PDF
UHF RFID读写器中低噪声宽带VCO的设计 被引量:3
4
作者 张启帆 王建伟 +1 位作者 石春琦 张润曦 《固体电子学研究与进展》 CAS CSCD 北大核心 2015年第2期150-155,共6页
基于0.18μm CMOS工艺,设计了一款可用于UHF RFID读写器的低相位噪声、宽带的压控振荡器(VCO)。使用全集成、低输出噪声和高电源抑制比(PSRR)的低压差线性稳压器(LDO)为VCO供电;采用4bit电阻偏置型开关电容阵列拓宽了频带,减少了寄生二... 基于0.18μm CMOS工艺,设计了一款可用于UHF RFID读写器的低相位噪声、宽带的压控振荡器(VCO)。使用全集成、低输出噪声和高电源抑制比(PSRR)的低压差线性稳压器(LDO)为VCO供电;采用4bit电阻偏置型开关电容阵列拓宽了频带,减少了寄生二极管引入的损耗,有效提升了VCO的相位噪声性能。测试结果表明:LDO输出2.5V电压的条件下,整个电路消耗电流为4.8mA时,压控振荡器的输出频率可在3.12GHz至4.21GHz(增幅30.5%)的范围内变化。在载波3.6GHz频偏200kHz和1 MHz时相位噪声分别为:-109.9dBc/Hz和-129dBc/Hz。 展开更多
关键词 压控振荡器 宽摆幅 低噪声 开关电容阵列
下载PDF
一种高性能人造视网膜微刺激器的设计
5
作者 郑亚莉 邹月娴 金玉丰 《传感技术学报》 CAS CSCD 北大核心 2009年第12期1679-1685,共7页
微刺激器是人造视网膜系统的核心组成部分,其设计面临诸多挑战。设计了一个驱动4×4微电极阵列的人造视网膜微刺激器,通过采用内部计数和内部RAM策略,将传输数据量减小到1/16。通过采用宽摆幅共源共栅结构使微刺激器的输出阻抗和输... 微刺激器是人造视网膜系统的核心组成部分,其设计面临诸多挑战。设计了一个驱动4×4微电极阵列的人造视网膜微刺激器,通过采用内部计数和内部RAM策略,将传输数据量减小到1/16。通过采用宽摆幅共源共栅结构使微刺激器的输出阻抗和输出电压摆幅分别达到2~4兆欧姆和90%以上,提高了其生物环境适应性。通过引入电荷平衡机制,减小了失配引起的电荷积累,提高了人造视网膜长期工作的安全性。仿真结果验证了该微刺激器方案的正确性。 展开更多
关键词 人造视网膜 微刺激器 电路仿真 宽摆幅共源共栅结构 电荷平衡机制
下载PDF
一款改进型AB类音频功率放大器的设计
6
作者 韩辉 薛超耀 马任月 《电子科技》 2012年第5期51-55,共5页
设计了一种全差分高增益AB类音频功率放大器。该运算放大器利用电流抵消技术以提高增益,并采用一种改进型AB类推挽式输出级结构得到大电流驱动能力和宽摆幅。在0.35μm CMOS工艺条件仿真得到该运算放大器在5 V电源电压下,开环增益为97.4... 设计了一种全差分高增益AB类音频功率放大器。该运算放大器利用电流抵消技术以提高增益,并采用一种改进型AB类推挽式输出级结构得到大电流驱动能力和宽摆幅。在0.35μm CMOS工艺条件仿真得到该运算放大器在5 V电源电压下,开环增益为97.4 dB。输出摆幅范围0.07~4.91 V,静态功耗2.96 mW,功率管的面积<0.2 mm2,在保证一定指标的前提下节省了芯片面积。 展开更多
关键词 音频功率放大器 电流抵消技术 AB类推挽式输出级 宽摆幅
下载PDF
一种全NPN AB类输出级设计
7
作者 夏桂书 徐学良 彭科 《微电子学》 CAS CSCD 北大核心 2014年第3期289-292,共4页
高性能的输出级是运算放大器和功率放大器的重要组成部分,AB类输出级因其具有高转换效率和低失真的特性而被广泛应用。对于标准双极工艺,NPN晶体管的工作频率远高于PNP晶体管。本文采用全NPN晶体管实现了一种高速、宽输出电压摆幅的输出... 高性能的输出级是运算放大器和功率放大器的重要组成部分,AB类输出级因其具有高转换效率和低失真的特性而被广泛应用。对于标准双极工艺,NPN晶体管的工作频率远高于PNP晶体管。本文采用全NPN晶体管实现了一种高速、宽输出电压摆幅的输出级,可以达到更高的工作频率,能够满足高速和宽带的需求。该输出级还具有输出短路电流保护、全电源电压保护和ESD保护功能,已应用到某运算放大器的设计中。经测试验证,可满足信号处理的要求。 展开更多
关键词 AB类输出级 输出电压 全NPN输出级
下载PDF
D类功放中高性能三角波积分器的设计 被引量:3
8
作者 冯旭 王松林 +1 位作者 来新泉 王慧 《微电子学与计算机》 CSCD 北大核心 2009年第3期220-223,共4页
设计了一款应用于音频D类功率放大器中的积分器,用于产生PWM调制所需的三角波信号.积分器内部高增益、宽输出摆幅的高速运放大大提升了积分器的性能,有效地提高了D类功放的效率.本设计基于0.6μmBCD工艺,经Cadence环境仿真验证,内部运... 设计了一款应用于音频D类功率放大器中的积分器,用于产生PWM调制所需的三角波信号.积分器内部高增益、宽输出摆幅的高速运放大大提升了积分器的性能,有效地提高了D类功放的效率.本设计基于0.6μmBCD工艺,经Cadence环境仿真验证,内部运放开环增益高达103dB,单位增益带宽达到6.8MHz,而且压摆率不受限制;积分器输出三角波中心电平稳定在3V,且摆幅高达5V. 展开更多
关键词 高增益 输出 积分器 D类功放
下载PDF
Subthermionic field-effect transistors with sub-5 nm gate lengths based on van der Waals ferroelectric heterostructures 被引量:5
9
作者 Feng Wang Jia Liu +9 位作者 Wenhao Huang Ruiqing Cheng Lei Yin Junjun Wang Marshet Getaye Sendeku Yu Zhang Xueying Zhan Chongxin Shan Zhenxing Wang Jun He 《Science Bulletin》 SCIE EI CAS CSCD 2020年第17期1444-1450,M0003,共8页
Overcoming the sub-5 nm gate length limit and decreasing the power dissipation are two main objects in the electronics research field. Besides advanced engineering techniques, considering new material systems may be h... Overcoming the sub-5 nm gate length limit and decreasing the power dissipation are two main objects in the electronics research field. Besides advanced engineering techniques, considering new material systems may be helpful. Here, we demonstrate two-dimensional(2D) subthermionic field-effect transistors(FETs) with sub-5 nm gate lengths based on ferroelectric(FE) van der Waals heterostructures(vdWHs).The FE vd WHs are composed of graphene, MoS2, and CuInP2S6 acting as 2D contacts, channels, and ferroelectric dielectric layers, respectively. We first show that the as-fabricated long-channel device exhibits nearly hysteresis-free subthermionic switching over three orders of magnitude of drain current at room temperature. Further, we fabricate short-channel subthermionic FETs using metallic carbon nanotubes as effective gate terminals. A typical device shows subthermionic switching over five-to-six orders of magnitude of drain current with a minimum subthreshold swing of 6.1 mV/dec at room temperature. Our results indicate that 2D materials system is promising for advanced highly-integrated energy-efficient electronic devices. 展开更多
关键词 van der Waals heterostructure Ferroelectric two-dimensional materials Subthermionic field-effect transistor Short-channel field-effect transistor
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部