一种减少BIST测试资源的高级寄存器分配算法

在高级综合阶段考虑电路的可测性有许多优点,包括降低硬件开销,减少性能的下降,并达到更高的测试效率等。本文提出了一种基于伪随机可测性方法的寄存器分配算法,来减少内建自测试(BIST)所带来的硬件开销。在基准电路上的实验结果表明:与其它BIST测试综合方法相比较,采用本论文所提的方法进行测试综合对测试资源占用最多可以降低46.8%。

一种基于可测性的寄存器分配算法

提出了一种在高层次综合的寄存器分配过程中考虑可测性的算法。该算法在将一个调度好的CDFG(Control Data Flow Graph)的变量分配到相应的寄存器的过程中，通过对未能分配复用到输入、输出寄存器的变量进行可测性处理，达到提高设计可测性的目的。同时在进行可测性处理的时候，定义了CDFG的节点的可测性测度方法。

栈寄存器分配优化

寄存器械在减少程序调用时的内存访问上发挥了重要作用。但是,并非任何时候栈寄存器的使用都是没有代价的,有时栈溢出的代价甚至非常高。为了解决这个问题,本文提出了一种解决自递归函数中大量栈寄存器的使用导致过高栈溢出代价的算法,对寄存器分配中的简化过程进行了改进,并提出了一种减轻寄存器压力的优化方法。本算法在开放源码编译器ORC(Open Research Compiler是IA-64开放源码编译器的名称)上得到了实现。在IA-64上运行的实验结果证明,该算法对于执行频率很高,而且寄存器压力大的自递归函数有很明显的优化效果。

IA-64中软件流水失败的解决方法

软件流水是开发指令级并行性的重要方法之一。IA-64是支持软件流水的EPIC(显式并行指令计算)体系结构。通过对NASBenchmarks和MediaBench中软件流水所需的寄存器进行分析,指出静态通用寄存器是导致软件流水失败的主要因素。提出了解决IA-64中软件流水失败的两种方法:限制循环展开因子的启发式算法(RSU)和堆栈寄存器分配算法(SRA)。RSU通过适当减小循环展开因子,增加了软件流水的成功率;SRA在静态寄存器和旋转寄存器之间达到了动态的平衡,提高了寄存器的利用率,更有效地提高了编译器的性能。