一种基于反馈信息的地址寄存器提升方法

在MIPS,ALPHA,SPARC和PowerPC等体系结构中,对全局变量和静态变量的访问一般采用间接寻址的方式.由于变量地址和变量值不在同一数据段,使得数据访问的局部性不好.这样,每次访问变量地址会导致大量冗余的数据cache不命中访存操作.此外,这种寻址方式会产生两条连续的有数据依赖的操作,降低了程序的指令级并行性.提出了基于反馈信息的地址寄存器提升算法(address register promotion based on feedbacks,ARPF).该算法减少了对全局变量地址和静态变量地址的冗余访问,提高了程序的ILP(instruction level parallelism),同时避免了由于寄存器压力增加导致性能下降.在龙芯编译器①上实现了该算法.实验表明ARPF对SPEC CPU2000INT所有测试用例有1%～6%的性能提升.

支持循环自动流水线的粗粒度可重构阵列体系结构

可重构计算兼顾定制计算的高效性与通用计算的灵活性,是人们正在探索的一类新型计算机体系结构.文中介绍一种粗粒度可重构多核协处理器体系结构,用于加速计算密集或数据密集类算法.在该结构中采用具有猜测执行机制的循环自动流水线技术,将流水线并行执行和数据驱动执行紧密结合.采用以循环程序为单位的固定指令多数据流执行模式,在循环执行期间,每个单元固定执行一种指令,配置信息量减少,支持快速动态重构.设计了多种特殊数据传递指令,如非平衡数据复制指令、数据选择指令等,充分利用循环迭代内部、循环迭代间的数据相关,开发数据重用性,减少对存储器带宽的需求.以大容量FPGA开发板为基础,构建了8×8规模的可重构阵列实验环境.多个计算密集型程序的实际运行结果表明,该体系结构在流水线吞吐率方面可以达到每拍1个循环迭代,访问存储器的请求数仅为典型RISC处理器的3%,并且具有单拍切换配置现场的能力.