基于Python脚本的SoC寄存器模块自动化设计

片上系统芯片(SoC)包含大量可通过系统总线配置的寄存器模块。在芯片设计流程中,需要人工设计寄存器模块功能,并形成可阅读的设计文档,再由硬件描述语言(Hardware Description Language)描述为实际数字电路,还需要有便于芯片仿真验证的寄存器模型以及基于C语言的嵌入式固件程序用于应用软件开发。本文提供一种基于Python脚本语言的芯片设计流程,将上述芯片设计流程串联起来,做到一次规格设计,自动化输出寄存器模块的不同设计描述,有效提高了SoC芯片设计效率。

基于脉冲寄存器的高性能低功耗电路设计实现

提出了一种高速低功耗脉冲寄存器的设计方法,并将其应用在高速DSP地址生成单元的设计中.仿真结果表明,文中提出的脉冲寄存器结构较传统的寄存器在速度、面积、功耗等指标上均有显著的提高.

寄存器传输级设计内部,多个相似命名端口信号值的批量读取方法

由于在寄存器传输级设计中的内部可能会产生许多功能一致,命名相似的端口,但其值又极其重要,如果我们逐一去读取其值,耗时费力,且会造成相似代码的冗余,需重复相关操作。但我们又不能放弃读取这些端口的数值。所以此方法提供了可以较快,较完整的侦测到所需所有端口的值的简便方法。便于庞大系统的后期维护,减少人为错误的引入,也有较强的复用性,大大增加了读取内部端口信号的方便快捷性。