期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
3 nm以下节点堆叠环栅器件关键技术的考虑
被引量:
2
1
作者
徐敏
张卫
+4 位作者
陈鲲
杨静雯
刘桃
吴春蕾
王晨
《微纳电子与智能制造》
2021年第1期27-31,共5页
进入3 nm以下技术节点后,堆叠纳米片环栅晶体管(stacked-nanosheets GAA transistors)因为拥有更为出色的沟道控制能力和输出更大的驱动电流,将替代鳍型晶体管(FinFET)成为全新一代的CMOS技术架构;但同时在沟道形成、内侧墙、寄生沟道...
进入3 nm以下技术节点后,堆叠纳米片环栅晶体管(stacked-nanosheets GAA transistors)因为拥有更为出色的沟道控制能力和输出更大的驱动电流,将替代鳍型晶体管(FinFET)成为全新一代的CMOS技术架构;但同时在沟道形成、内侧墙、寄生沟道、源漏寄生电阻/电容、以及沟道应力设计等关键技术领域面临挑战。本文就上述关键技术进行了较为全面的阐述,并结合这些技术的开发阐述了设计-工艺协同优化(DTCO)在先进CMOS工艺开发中的重要作用。
展开更多
关键词
堆叠纳米片
环栅
寄生
沟道
寄生电阻/电容
沟道应力
设计-工艺协同优化
下载PDF
职称材料
先进CMOS制造工艺的技术演进及自主发展思考
2
作者
张卫
徐敏
+8 位作者
陈鲲
刘桃
杨静雯
孙新
黄自强
汪大伟
吴春蕾
王晨
徐赛生
《前瞻科技》
2022年第3期52-60,共9页
信息社会的迅猛发展极大推动了对高性能计算的需求。而先进互补金属氧化物半导体(CMOS)制造工艺是制造高性能计算芯片的保障,因此成为世界顶尖设计公司和芯片制造企业竞争的技术高地。文章概述了鳍式场效应晶体管(FinFET)之后技术演进...
信息社会的迅猛发展极大推动了对高性能计算的需求。而先进互补金属氧化物半导体(CMOS)制造工艺是制造高性能计算芯片的保障,因此成为世界顶尖设计公司和芯片制造企业竞争的技术高地。文章概述了鳍式场效应晶体管(FinFET)之后技术演进到环栅场效应晶体管(GAAFET)的必然性,以及在工艺模块、系统集成和工艺无损表征上带来的挑战。在先进CMOS制造工艺技术的创新上,需要有从器件开发到系统设计的思维转变;设计工艺协同优化(DTCO)将会发挥越来越重要的作用。面向未来国产先进的CMOS制造工艺的发展,在技术开发和人才培养方面提出了发展建议和举措。
展开更多
关键词
纳米片
环栅
寄生
沟道
寄生电阻/电容
沟道应力
设计工艺协同优化
无损表征
原文传递
题名
3 nm以下节点堆叠环栅器件关键技术的考虑
被引量:
2
1
作者
徐敏
张卫
陈鲲
杨静雯
刘桃
吴春蕾
王晨
机构
复旦大学微电子学院
上海集成电路制造创新中心有限公司
出处
《微纳电子与智能制造》
2021年第1期27-31,共5页
文摘
进入3 nm以下技术节点后,堆叠纳米片环栅晶体管(stacked-nanosheets GAA transistors)因为拥有更为出色的沟道控制能力和输出更大的驱动电流,将替代鳍型晶体管(FinFET)成为全新一代的CMOS技术架构;但同时在沟道形成、内侧墙、寄生沟道、源漏寄生电阻/电容、以及沟道应力设计等关键技术领域面临挑战。本文就上述关键技术进行了较为全面的阐述,并结合这些技术的开发阐述了设计-工艺协同优化(DTCO)在先进CMOS工艺开发中的重要作用。
关键词
堆叠纳米片
环栅
寄生
沟道
寄生电阻/电容
沟道应力
设计-工艺协同优化
Keywords
stacked-nanosheets
GAA
parasitic channel
parasitic resistance/capacitance
channel strain
DTCO
分类号
TN32 [电子电信—物理电子学]
下载PDF
职称材料
题名
先进CMOS制造工艺的技术演进及自主发展思考
2
作者
张卫
徐敏
陈鲲
刘桃
杨静雯
孙新
黄自强
汪大伟
吴春蕾
王晨
徐赛生
机构
复旦大学微电子学院
上海集成电路制造创新中心有限公司
出处
《前瞻科技》
2022年第3期52-60,共9页
文摘
信息社会的迅猛发展极大推动了对高性能计算的需求。而先进互补金属氧化物半导体(CMOS)制造工艺是制造高性能计算芯片的保障,因此成为世界顶尖设计公司和芯片制造企业竞争的技术高地。文章概述了鳍式场效应晶体管(FinFET)之后技术演进到环栅场效应晶体管(GAAFET)的必然性,以及在工艺模块、系统集成和工艺无损表征上带来的挑战。在先进CMOS制造工艺技术的创新上,需要有从器件开发到系统设计的思维转变;设计工艺协同优化(DTCO)将会发挥越来越重要的作用。面向未来国产先进的CMOS制造工艺的发展,在技术开发和人才培养方面提出了发展建议和举措。
关键词
纳米片
环栅
寄生
沟道
寄生电阻/电容
沟道应力
设计工艺协同优化
无损表征
Keywords
nanosheet
gate-all-around
parasitic channel
parasitic resistance/capacitance
channel stress
design technology cooptimization
non-destructive characterization
分类号
TN386 [电子电信—物理电子学]
原文传递
题名
作者
出处
发文年
被引量
操作
1
3 nm以下节点堆叠环栅器件关键技术的考虑
徐敏
张卫
陈鲲
杨静雯
刘桃
吴春蕾
王晨
《微纳电子与智能制造》
2021
2
下载PDF
职称材料
2
先进CMOS制造工艺的技术演进及自主发展思考
张卫
徐敏
陈鲲
刘桃
杨静雯
孙新
黄自强
汪大伟
吴春蕾
王晨
徐赛生
《前瞻科技》
2022
0
原文传递
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部