基于Amdahl定律的异构多核密码处理器能效模型研究

边缘计算安全的资源受限特征及各种新型密码技术的应用,对多核密码处理器的高能效、异构性提出需求,但当前尚缺乏相关的异构多核能效模型研究.本文基于扩展Amdahl定律,引入密码串并特征、异构多核结构、数据准备时间、动态电压频率调节等因素,将核划分空闲、活跃状态,建立异构多核密码处理器的能效模型.MATLAB仿真结果表明,数据准备时间占比小于10%时,对能效的负面影响大幅下降;固定电压,频率缩放会影响能效值大小;处理器核空闲/活跃能耗比例越小,能效值越大.架构上,固定异构核,同构核数量与密码任务最大并行度相等时能效值最大,最佳异构核数可由模型变化参数仿真得到;多任务调度执行上,流水与并发执行有利于能效值的进一步提升.多核密码处理器芯片板级测试结果表明,仿真结果与实测数据相关系数接近1,芯片实测的数据准备时间、电压频率缩放等因素的影响与仿真分析基本一致,验证了所提能效模型的有效性.该文重点从影响能效变化趋势因素上,为多核密码处理器异构、高能效设计提供一定的理论分析基础与建议.

基于可分负载理论的多核密码处理器调度研究

针对多核密码处理器高能效负载调度问题,基于可分负载理论提出多轮与单轮混合负载调度机制,在不增加功耗前提下缩短密码任务完成时间,提升处理器能效。利用可分负载理论分析方法重点划分计算、负载传输时间,建立单轮调度、多轮与单轮混合调度方式,得到数学解析解以指导负载调度高能效设计,同时考虑计算通信占比、结果输出等因素以精确模型。分析模型并设计负载调度机制,在多核密码处理器芯片上实现并验证。MATLAB仿真结果表明,混合调度方式具有更好的性能表现,密码任务传输与计算时间比越大,负载完成时间的下限值越大,当处理器核数、调度轮数取中间值时,达到最优的负载完成时间和能效值,当结果输出时间小于任务传输时间时,影响较小。芯片实测结果表明,对于不同密码算法,提出的多轮与单轮混合调度方式能缩短10.1%~48.2%的负载任务完成时间,相应的多核密码处理器能效值提升9.8%~48.1%。

可重构分组密码处理结构模型研究与设计

随着信息技术的发展和网络规模不断扩大,网络通信等应用对数据加解密处理提出了更高的要求.可重构计算是将可重构硬件处理单元和软件可编程处理器结合的计算系统.因此采用可重构计算技术来设计密码处理系统,使同一硬件能够高效灵活地支持密码应用领域内的多种算法.同时满足了密码处理对性能和灵活性的要求,提高了密码系统的安全性.论文在分析分组密码算法处理结构的基础上,结合了可重构结构的设计思想和方法,提出了一种可重构密码处理结构模型RCPA,并基于该模型实现了一款验证原型.原型在FPGA上成功进行了验证测试并在0.18μmCMOS工艺标准单元库下进行逻辑综合以及布局布线.实验结果表明,在RCPA验证原型上执行的分组密码算法都可达到较高的性能,其密码处理性能与通用高性能微处理器处理性能相比提高了10～20倍;与其他一些专用可重构密码处理结构处理性能相比提高了1.1～5.1倍.结果说明研究的RCPA模型既能保证分组密码算法应用的灵活性又能够达到较高的性能.

可重构分簇式分组密码处理架构

针对现有可重构分组密码系统资源利用率低的问题,在分析分组密码算法处理特征的基础上,提出基于Crossbar互连的可重构分簇式分组密码处理架构RCCPA(Reconfigurable Clustered Cipher Processing Architecture),研究了RCCPA的互连网络、分簇式寄存器堆及配置方式。RCCPA通过重构互连网络可将各处理簇动态地重构成4个32 bit簇、2个64 bit簇和1个128 bit簇,并可将可重构处理单元RCU(Reconfigurable Cipher Processing Unit)组织成多级流水的处理路径,满足了分组密码处理灵活性的要求,提高了RCU的利用率。采用RCCPA实现AES/DES/IDEA的处理性能分别达到了2 867.2 Mbps、1 442.6 Mbps、1 462.4 Mbps。

基于Amdahl定律的多核密码处理器性能模型研究

该文构建面向密码应用的多核处理器性能模型,对多核密码处理器设计提供理论支持和有效建议。通过引入密码并行处理特征、数据传输时间、同步时间等因素,建立基于Amdahl定律扩展的多核密码处理器性能模型,基于提出的性能模型,对多核密码处理器设计空间进行搜索。模拟分析表明,影响多核密码处理器性能的关键因素是密码应用的可开发并行度、并行部分所占比例以及运算过程的通信次数。

基于流体系架构的分组密码处理器设计

为提升密码处理器性能,构建了密码处理器性能模型.基于该模型,提出多级资源共享、绑定前/后异或操作、最大化算法并行度等处理器性能提升技术,并根据性能提升技术确定了功能单元的种类和数量.然而功能单元不仅数量较多,而且在操作位宽和操作延迟方面均有较大差异,如何有效组织这些功能单元成为了一个关键问题.利用流体系结构可以高效集成大量功能单元的特点,设计并实现了基于流体系结构的可重构分组密码处理器原型,并通过把功能单元划分为基本处理单元,bank间共享单元和簇间共享单元3个层次来解决功能单元处理位宽和操作延迟的差异.在65nm CMOS工艺下对处理器原型进行综合,并在该结构上映射了典型的分组密码算法.实验结果证明:该处理器以较小的面积获得了较高的性能,对典型分组密码算法的处理速度,不仅超越了国际上的密码专用指令处理器,而且高于国内可重构阵列结构密码处理器.

面向众核密码处理器的高效负载均衡技术

工作负载分配不均是制约众核密码平台资源利用率提高的重要因素,动态负载分配可提高平台资源利用率,但具有一定开销;所以更高的负载均衡频率并不一定带来更高的负载均衡增益。因此,该文建立了关于负载均衡增益率与负载均衡频率的数学模型。基于模型,提出一种面向众核密码平台的无冲突负载均衡策略和一种基于硬件作业队列的"可扩展-可移植"负载均衡引擎——"簇间微网络-簇内环阵列"。实验证明:在性能、延时功耗积、资源利用率和负载均衡度方面,该文设计的负载均衡引擎与基于"作业窃取"的软件技术相比平均优化约4.06倍、7.17倍、23.01%和2.15倍;与基于"作业窃取"的硬件技术相比约优化1.75倍、2.45倍、10.2%、和1.41倍;与理想硬件技术相比,密码算法吞吐率平均只降低了约5.67%(最低3%)。实验结果表明该文技术具有良好的可扩展性和可移植性。

基于新型脉动阵列的RSA密码处理器

应用于RSA密码系统的蒙哥马利模乘法算法,在专用集成电路实现时可以采用脉动阵列结构。长比特(10 2 4位以上)数据的全局信号传输和乘法器的动态分割问题,对于RSA密码处理器的速度提高是非常重要的因素。作者提出一种基于模块的全局信号广播策略,减少全局信号的影响:通过采用流水化的总线传送全局数据;通过移位寄存器传送控制信号以及用于连续的乘法的中间结果。除了全局时钟之外的信号都被限定在一个模块内部或者相邻的2个模块之间。中国剩余定理(CRT)的采用,将解密速度提高了近4倍,作者提出一种冗余结构,使得在采用CRT时乘法器可以有效的进行动态分割。

可重构密码处理结构中重构机制及对性能的影响

重构机制对可重构密码处理系统的性能有着重要的影响,该文从全局、局部、静态、动态几方面提出了流水化可重构密码处理结构中重构机制的分类,给出了各种机制的吞吐率和延迟公式,并分析了几种机制的性能和实现代价,最后给出了在采用局部动态重构机制的可重构密码处理结构中密码处理的性能。

密码处理ASIP中的置换加速

密码处理ASIP是针对密码算法处理的专用微处理器体系结构,结构设计的重点是怎样良好地匹配算法要素和算法结构。置换是对称密码算法中重要的编码环节,在密码处理ASIP结构下加速置换要尽量减少使用非共用硬件,开发处理并行性,适应各种位宽置换的处理要求。通过对分组算法置换特性的深入分析,在提出的密码处理ASIP结构下,构造了加速置换操作的部件结构和互连结构,设计了专用的指令,给出了性能和实现结果,证明置换加速机制高效、低代价、通用性强。

SDTA:一种适合密码处理的处理器结构

提出一种基于同步数据触发结构(SDTA)的密码处理技术。利用SDTA的高并行、广谱适应和多态易用等特点,满足密码处理的高性能、强适应性和抗攻击性等要求。基于该结构的设计优化流程进行应用分析,得出瓶颈操作,通过设计相应的计算加速单元实现应用加速,且新单元可以方便地加入该结构内核中,从而减少处理器的设计时间。

一种用于RFID的基于广义二进制Hessian曲线的密码处理器的实现

针对射频识别(RFID)芯片面积和能量资源极其有限的特点,设计实现了一种基于广义二进制Hessian曲线(GBHC)的椭圆曲线密码(ECC)处理器。在算法上采用Montgomery Ladder点乘算法和w坐标法,以优化加速运算时序,在结构上精细设计循环移位寄存器组和门控时钟,以降低面积和能量消耗。实验表明,在保证安全精度不变的情况下,所实现的密码处理器具有较快的运算速度、极小的芯片面积和超低的能量消耗,并能抵抗简单功耗分析(SPA)等侧信道攻击(SCA)。

指令级密码处理器软件功耗建模与仿真

为了分析密码处理器软件的功耗,提高软件的抗能量攻击能力,提出了基于指令的处理器功耗建模仿真方法;详细阐述了模型建立、指令功耗求解算法以及指令功耗采集平台建立方法;在此基础上对一款密码专用处理器的AES加密算法软件功耗进行了仿真,对仿真结果和实际测量结果进行了比较分析,结果表明这种处理器功耗建模方法是有效的。

可重构密码处理器设计思想探讨

本文探讨了可重构密码处理器的设计思想和体系结构设计方法,并证明了用这种处理器进行密码运算的灵活性和安全性。

基于多核密码处理器的AES算法并行映射技术

为解决多核处理器实现算法应用中出现的算法映射和数据划分调度问题,提出一种面向多核密码处理器的密码算法映射方案。通过对AES算法和密码处理器指令特点分析,提出一种高效的单核映射方案,保证单核单运算任务的高效处理。通过对多核结构和任务处理特点进行分析建模,建立一种符合任务级并行特点的数据划分调度模型,设计无阻塞数据并行调度方案,充分发挥多核平台的并行运算优势。实验结果表明,多核加速比接近理论值,平均单核吞吐率达到理论值的99.7%。

一款高吞吐率RSA密码处理器的设计(英文)

介绍了采用蒙哥马利模乘法算法和指数的从右到左的二进制方法,并根据大整数模乘法运算和VLSI实现的要求进行改进的RSA处理器,在提供高速RSA处理能力的同时,可抵抗某些定时分析攻击和功耗分析攻击。该RSA处理器在其模乘法器中使用了CSA(进位保留加法器)结构以避免长进位链,并采用一种新型(4∶2)压缩器结构以减少面积和延迟。提出了信号多重备份的方法,解决信号广播带来的大的负载和线长问题。数据通路的设计采用一种基于多选器的动态重构方法,其模乘法器可以执行一个1024位的模乘幂运算,也可以并行执行2个512位的模乘幂运算,从而支持基于中国剩余定理的加速策略。

密码处理系统的相关研究综述

文章在汇总了当今密码处理系统领域最新研究成果的基础上,归纳出了几种经典的密码处理系统结构,并结合最新的发展状况和应用前景,给出了相关的分析和评论。最后,对未来密码处理系统的研究和应用方向进行了分析和研究,并根据国内实际情况,阐述了国内在这个研究方向上的几个可行的研究思路。

GPU在密码处理领域应用研究

分析了GPU在密码处理领域的应用发展趋势,给出了典型硬件架构设计和软件架构设计,分析了涉及到的关键技术,对GPU在密码处理领域的设计和应用具有参考价值。

对称密码处理结构的研究与设计

针对密码处理领域广泛应用的分组密码算法和单向散列算法研究支持多种算法的密码处理结构.在对多种密码算法的结构和操作特点进行详细分析的基础上提出并实现了能够对多种密码算法提供加速支持的对称密码处理结构(CryptoPro).评估了分组密码算法和单向散列算法在CryptoPro上运行的性能,并与国外类似的密码处理结构进行了比较.评估结果说明CryptoPro既能保证各类密码算法应用的灵活性又能达到较高的性能.

面向任务级的多核密码处理器数据分配机制

为解决在多核密码处理器算法映射中单密码算法高速实现、多密码算法并行实现和复杂信息安全协议实现带来的数据分配问题,对多核密码处理器密码算法的映射方式进行研究,对多核密码处理器进行任务级划分,构建信息安全系统的使用需求、多核密码处理器密码算法的映射方式和多核密码处理器的数据分配方式三者之间的桥梁,提出一种面向任务级的多核密码处理器的数据分配机制。对比实验结果表明,面向任务级的数据分配机制具有更高的性能和灵活性。