基于共享存储器的密码多核处理器核间通信机制研究与设计

为有效解决多核密码处理器中核间通信对密码处理性能制约的问题,研究了分组、序列、杂凑密码算法多核处理过程中核间通信的特点.依托分簇式的密码多核处理器,提出了基于共享存储器的硬件结构,能够有效支持256bit以内的任意数据位宽的核间通信传输.提出了基于自选锁邮箱的同步器硬件结构,具备加1、置数、乒乓同步等功能.结合此共享存储器与同步器结构,提出了基于共享存储器的密码多核处理器核间通信机制.基于65nm CMOS工艺库,对共享存储器与同步器进行了实现,实验结果表明,提出的核间通信机制具有硬件开销小、同步效率高的特点,2个时钟周期能够完成4个处理器核对于4组256bit数据的核间通信与同步操作,相比其他核间通信方式,具有明显的优势.

基于多核密码处理器的AES算法并行映射技术

为解决多核处理器实现算法应用中出现的算法映射和数据划分调度问题,提出一种面向多核密码处理器的密码算法映射方案。通过对AES算法和密码处理器指令特点分析,提出一种高效的单核映射方案,保证单核单运算任务的高效处理。通过对多核结构和任务处理特点进行分析建模,建立一种符合任务级并行特点的数据划分调度模型,设计无阻塞数据并行调度方案,充分发挥多核平台的并行运算优势。实验结果表明,多核加速比接近理论值,平均单核吞吐率达到理论值的99.7%。

面向任务级的多核密码处理器数据分配机制

为解决在多核密码处理器算法映射中单密码算法高速实现、多密码算法并行实现和复杂信息安全协议实现带来的数据分配问题,对多核密码处理器密码算法的映射方式进行研究,对多核密码处理器进行任务级划分,构建信息安全系统的使用需求、多核密码处理器密码算法的映射方式和多核密码处理器的数据分配方式三者之间的桥梁,提出一种面向任务级的多核密码处理器的数据分配机制。对比实验结果表明,面向任务级的数据分配机制具有更高的性能和灵活性。

多核密码处理器的数据分配控制器研究与设计

为了解决在提供复杂多样的高速信息安全服务时日益凸显的数据分配问题,对多核密码处理的数据分配特征进行了分析,设计了多核密码处理器数据分配控制器,实现了多核密码处理器的快速灵活分配.特别针对数据分配控制器任务解析及数据传输的问题,设计了任务引导单元和快速传输通道.在CMOS 65nm工艺下综合,数据分配控制器的最高时钟频率可达到638M Hz.实验结果证明,本文设计的数据分配控制器具有更高的数据分配效率和灵活性.

多核密码处理器数据缓存机制研究

对多核密码处理器的数据缓存特点进行了研究,提出了一种基于双RAM与硬件队列的多核密码处理器数据缓存机制,并设计了相应的多核数据分配控制器.最后与现有的数据缓存方式在多核密码处理器中的应用性能进行了对比,结果证明提出的多核数据缓存机制具有更高的吞吐率与核心利用率,从而提高了多核密码处理性能.

基于多核密码处理器的SHA2_512多分支结构映射

为使SHA2_512(全文不统一)算法在单任务大数据的处理方式下能够获得较高的加密速度,研究一种基于多核密码处理器的SHA2_512实现方案。在关键路径上进行多分支结构映射的优化,实现单个密码算法在多个处理器上并行运行,减少加密单组数据所用的时钟周期数,提高加密效率。在多核密码处理器上实际运行,在芯片时钟频率为400 Mhz时,数据处理速度达2354 Mbps。

面向多任务密码处理的多核核间通信单元设计与研究

为了解决面向多任务密码处理的多核核间通信机制的优化实现问题,设计一种混合通信机制。在分析多核处理架构及核间通信特点的基础上,融合了簇内共享存储通信和簇间No C通信机制,同时引入了DMA通信机制,提出构建混合通信机制,进一步提升通信效率。其次,给出核间通信同步机制的优化实现,解决了同步和存储一致性冲突问题。最后,基于Design Complier对设计方案进行了实验评估。实验结果表明,相比其他方案,该方案具有较小的资源代价和较高的性能指标,获得了满意的通信吞吐率。

面向多核的ECC加速阵列研究与设计

为了使密码多核处理器支持ECC密码算法,提取ECC运算操作特征,设计了一种面向密码多核处理器的ECC加速阵列结构,可实现640bit以内任意长度的双域(素域和二元域)ECC密码算法,有效支持高并行度的ECC加速算法和多ECC算法并行计算.在CMOS 0.18μm工艺库下综合并布局布线,电路最大时钟频率238 MHz,和其他文献相比,此算法的运算速度有所提高,算法支持范围更广.