基于LDTW的动态时间规整改进算法

限制对齐路径长度的动态时间规整(LDTW)算法存在时间复杂度高和计算量大的问题。基于LDTW算法提出固定对齐路径长度的动态时间规整(FDTW)算法。通过调整LDTW算法中对齐路径长度的控制策略,由控制在某个区间改为固定到某个具体值,相应缩减累计代价矩阵中元素的计算范围。在UCR时间序列数据集上的实验结果表明,FDTW与LDTW算法的分类准确率持平,但FDTW算法在分类过程中的时间开销更小,并且能有效降低累计代价矩阵元素的计算量,提高计算效率。

基于Innovus工具的28 nm DDR PHY物理设计方法

随着CPU、DSP等器件的处理速度迅速提高,对内存的速度和各方面的需求迅速增加。早期的SDRAM工作频率发展到133 MHz已到极限,成为系统性能的瓶颈。DDR(双倍数据率)技术随之应运而生,目前DDR4的性能已经可以达到3200 Mbps级别。DDR PHY作为存储控制器和DRAM颗粒物理接口之间的通用接口,是制约DDR读写速度提升的关键。本文以TSMC 28 nm工艺的DDR PHY设计为例,结合Innovus工具,在描述流程之外,重点研究解决了后端物理设计中时序路径的时间预算、延时优化、路径对齐等问题。最后该DDR PHY在一款工业级DSP中成功集成,并且板级测试结果表明其物理设计结果达到指标要求。