降低封装成本意义重大

如今，全球集成电路市场已进入平稳增长期，个人电脑及其他数字消费类产品占据了集成电路应用市场的主流地位。随着技术的进步，消费者自然会对产品提出更高的要求：功能要更全，尺寸要更小，速度要更快，价格要更低。面对产品复杂程度的提高，集成电路封装技术必须向系统级封装（SIP）迈进。通常认为，单芯片系统（SoC）是降低芯片成本的重要手段。事实上，SiP技术利用成熟的封装工艺集成多种元器件为系统，可以实现与SoC的互补。

传统LED封装成本压力凸显COB光源或成主流

COB光源曾风靡一时，其优越的散热性能及其低成本制造受到诸多封装企业的追捧。然而当大家纷纷转向这一无支架的封装技术后，其光效、寿命等可靠性问题却无法得到保障，很快，COB封装又归于沉寂。目前1ed封装环节所占成本较高，LED器件整体成本的降低，

控制MEMS封装成本的圆片规模封装

微机械系统(MEMS)工艺使新的概念迅速转换为实际样机和早期产品.这种转换的速度基于集成电路、产业制造基础的拉动能力:工厂、设备、仪表、工艺、材料和从业人员.

浅谈集成电路封装技术与低成本质量控制

文章分析了集成电路封装的成本,提出了通过选择低成本塑封料以实现集成电路封装成本控制的方法,并阐述了集成电路封装 的质量控制措施,期望对提高集成电路封装经济效益和技术效果,实现集成电路封装小型化有所帮助。

微电子器件封装中铜与金球键合的比较(英文)

铜球键合由于其成本低并且还可提供更高的可靠性潜力, 最终将成为一种更加流行的主要工艺。目前现有的少管脚数的封装已有一种从金丝向铜丝转变的倾向,但是其中有一些工艺问题,需要该工艺在先进封装中得到广泛的应用之前得以根本的解决。无论采用何种方法,人们可以期望在先进封装中降低成本将最终成为采用铜球键合的驱动力。

封面特写：层叠（POP）封装的组装方法

随着近几年消费类便携电子产品的飞速发展，人们对小型化的需求越来越迫切，需要在越来越小的空间里加入更多性能和特性。层叠（PoP）封装应运而生，它的出现成功满足了减少封装体积，降低封装高度，降低封装成本，减少物料消耗的要求。然而由于其独特的封装方式，如何对其进行高成品率的组装成为了业界关注的话题。

层叠封装（PoP，Package—on—Package）设计的指导原则

为了缩小封装体积,降低其高度,降低封装成本,减少物料消耗,Amkor Technology公司目前开发了一项新的封装技术,称为层叠封装(Pack-age-on-Package,简称PoP).顾名思义,所谓层叠封装是在一个处于底部的封装件上再叠加另一个与其相匹配的封装件,组成一个新的封装整体.通常底部的封装件是一个高集成度的逻辑器件,顶部的是一件大容量的存储器或存储器组合件.PoP的设计比较复杂,因为它必须针对系统的具体要求权衡利弊,综合考虑产品的成本,体积,外形尺寸,总体性能,以及产品的上市周期时间.本文由Amkor Technology公司的工作人员撰写,曾发表于<Chip scale Re-view>,July 2005.也出现在Amkor Technology公司网页的产品说明书内.

东芝公开在前工序封装MEMS元件的技术

东芝5月30日公开了2种在前工序封装MEMS元件的技术。所以因其可在晶圆级进行成批处理，可降低一直视为MEMS元件制作难题的封装成本。该公司还层积以此封装技术制成的MEMS元件和驱动器IC，试制出了0．8mm厚的多芯片封装（MCP）。该公司介绍，0．8mm厚的MCP为全球最薄。

2004年IC封装业的技术发展趋向

总部设在新加坡的品圆封装代工公司IPAC表示，在2004年要加强集成电路的晶圆级封装(WLP)的业务，引进先进技术和提供包括晶圆凸点、整合、测试等服务。IPAC将使用先进互连解决方案(AIS)公司拥有的专利技术TCSP制程。TCSP是纯芯片级封装制程的简称，它的封装尺寸等于芯片级尺寸，而且大部分封装制程在晶圆加工阶段完成，使每块芯片的封装成本显著降低。

26GHz波段毫米波放大器空气腔型封装设计

针对毫米波频段放大器芯片,提出了一种基于有机封装基板和液晶聚合物盖帽的空气腔型封装结构,解决了塑封器件在毫米波频段阻抗失配、插入损耗大和热阻高等问题,且降低了封装成本。通过电磁场仿真,优化了封装管脚在毫米波频段的阻抗特性,降低了射频管脚的阻抗失配,优化了芯片焊盘与封装基板之间的键合方案,降低了封装整体的插入损耗。采用条状通孔和基板减薄方法,降低了封装结构的热阻。在24~30 GHz,封装芯片小信号增益达到21 dB,饱和输出功率达到26 dBm。与裸芯片相比,封装芯片的饱和输出功率仅损失了1 dB。芯片封装后的整体热阻为28℃/W,满足芯片可靠性应用的需求。

铜与金引线的特性比较

近来由于黄金价格的强势增长,使得作为低成本键合引线的的铜丝受到众多封装界内的关注。如一些粗引线的低引脚封装,业已用铜引线在批量生产中获得成功。当采用这种引线时,它需要一些与金引线不同的条件,例如氧化的程度,机械特性,键合机操作的应用范围等。因此,当用户开始采用铜引线时,就必须考虑减少试验和误差。如果黄金价格继续走高,向铜引线的转化速度将会加快。

晶圆测试探针新的测试价值

晶圆测试探针曾被认为是节约废芯片封装成本的一种方法,现今它却成为工艺控制、成品率管理、产品质量以及总测试成本的一个关键因素。此外,随着组装相关的故障测试之后,封装水准晶圆分选的完全测试不久将会来临。

压力变送器市场预计在2007年可达到15亿美元

据2003年7月11日讯，变送器卓越的可靠性已经成为影响压力变送器持续增长的重要因素之一。全世界压力变送器市场在今后5年中可期望以2．9％的综合年增长率增长。2002年其市场销售额为12.74亿美元，预计到2007年可达到14．71亿美元。

美国宝洁泡沫薄膜研发技术取得新的进展

来自国外媒体报道，美国宝洁辛辛那提公司近期在薄膜制品研发技术上取得了很大进展，并申请获得了专利。该专利可以更好的，更可持续而非降低薄膜厚度的方式节省了薄膜和封装成本。该专利关键在于它使用了泡沫薄膜，这种泡沫薄膜的制造代替了聚烯烃，同时该产品部分或全部由可再生，可回收或可生物降解的材料制成。宝洁公司专利所提出的解决方案是一种用可再生的聚合物制成的薄膜，它可以通过发泡制造出带有气态气泡或小单元的薄层。和相同厚度的非泡沫薄膜相比，这种薄膜的生物基含量介于10％和100％之间，卡尺10到250微米，密度降低5％至50％。

FOW材料推动芯片叠层技术发展

最近在引线上流体（FOW）技术方面的进步，包括FOW膏和薄膜，使得封装工程师可以设计更薄的封装，减少制造工艺步骤并降低总的封装成本。