系统级封装(SiP)组装技术与锡膏特性

由于物联网“智慧”设备的快速发展,业界对能够在更小的封装内实现更多功能的系统级封装(SiP)器件的需求高涨[1],这种需求将微型化趋势推向了更高的层次:使用更小的元件和更高的密度来进行组装。无源元件尺寸已从01005(0.4 mm×0.2 mm)缩小到008004(0.25 mm×0.125 mm),细间距锡膏印刷对SiP的组装来说变得越来越有挑战性。对使用不同助焊剂和不同颗粒尺寸锡粉的3种锡膏样本进行了研究;同时通过比较使用平台和真空的板支撑系统,试验了是否可以单独使用平台支撑来获得一致性较好的印刷工艺;并比较了激光切割和电铸钢网在不同开孔尺寸下的印刷结果。

卷积神经网络SIP微系统实现

近年来,微电子技术进入到纳电子/集成微系统时代,SIP(System in Package)和SOC(System on Chip)是微系统实现的两种重要技术途径;基于神经网络的深度学习技术在图形图像、计算机视觉和目标识别等方面得以广泛应用。卷积神经网络的深度学习技术在嵌入式平台的小型化、微型化是一项重要研究领域。如何将神经网络轻量化和微系统相结合,达到性能、体积和功耗的最优化平衡是一难点。介绍了一款将SIP技术和基于FPGA的卷积神经网络相结合的微系统实现方案,它以Zynq SOC和FLASH、DDR3存储器为主要组成,利用SIP高密度系统封装技术进行集成,在其中的PL端(FPGA)采用HLS来设计CNN(Convolutional Neural Network,卷积神经网络)中的卷积层和池化层,生成IP核,分时复用构建微系统,设计实现了Micro_VGGNet轻量化模型。测试采用MNIST手写数字数据集作为训练和测试样本,该微系统能够实准确识别手写数字,准确率达到98.1%。体积仅为30 mm×30 mm×1.2 mm,在100 MHz工作频率下,图像处理速度可达到20.65 FPS,功耗仅为2.1 W,实现了轻量化神经网络微系统的多目标平衡(性能、体积和功耗)。

一种基于SiP的高温测井仪器高速数据采集系统

通过使用高导热封装材料及热传导效率高的热结构,从而显著降低器件的封装热阻,提高器件的温度等级,实现了一种最高工作温度达200℃的高速数据采集与处理系统级封装。该系统级封装由数字信号处理（DSP）、现场可编程门阵列（FPGA）、模拟-数字转换器（ADC）及存储器等外围器件组成,具有模拟信号数据采集、数字信号处理、串行通信、多路数字输入检测和输出控制等功能,其中差分输入模拟信号的最大可允许电压峰峰值为4 V,所用12 bit ADC最高采样频率为20 MHz,数据存储深度最大可配置为144 kbit,测试表明其在25-200℃环境温度内,信号幅度的变化在0.4 dB内,较好地解决了高温测井仪器高速数据采集问题。

系统级封装新型埋入式电源滤波结构的研究

在高密度小尺寸的系统级封装（SIP）中，对供电系统的完整性要求越来越高，多芯片共用一个电源网路所产生的电压抖动除了会影响到芯片的正常工作，还会通过供电网路干扰到临近电路和其他敏感电路，导致芯片误动作，以及信号完整性和其他电磁干扰问题。这种电压抖动所占频带相当宽，几百MHZ到几个GHz的中频电源噪声普通方法很难去除。结合埋入式电容和电源分割方法的特点，提出一种新型高性能埋入式电源低通滤波结构直接替代电源／地平面。研究表明，在0．65～4GHz的频带内隔离深度可达-40～75dB，电源阻抗均在0．250hm以下，实现了宽频高隔离度的高性能滤波作用。分别用电磁场和广义传输线两种仿真器模拟，高频等效电路模型分析这种低通滤波器的工作原理以及结构对隔离性能的影响，并进行了实验验证。

微系统与SiP、SoP集成技术

微系统技术是突破摩尔定律极限的重要解决途径之一,受到广泛关注。微系统的实现途径有SoC、SiP和SoP三个层级,其中SiP和SoP以其灵活性和成本优势成为近期最具应用前景的微系统集成技术。综述了SiP和SoP的技术内涵、集成形态以及关键技术,为微系统集成实现提供参考。

封装内系统技术在航电设备小型化中的应用初探

由单芯片封装器件构成的系统越来越不能满足航电设备用户要求,而片上系统(SOC)设计目前尚不能真正实现系统集成。封装内系统技术能以较低成本投入换来尺寸的大幅减小、重量大幅减轻、封装效率提高、电气特性提升、功耗降低及可靠性提高等等优势,综合性能得到大大提升,是性价比很高的技术。

带有源偏置的系统级封装低噪声放大器模块

针对近年来快速发展的多模卫星组合导航技术需求,提出覆盖主流全球卫星导航系统(GNSS)频段(包括GPS、GLONASS、伽利略、北斗)的低噪声放大器模块.该低噪声放大器模块采用SIP封装技术,在一个3 mm×3mm×1mm的塑料封装内集成了低噪声放大器芯片及输入输出匹配电路等片外电路,封装外无需额外分立元件.低噪声放大器芯片采用低噪声的0.25μm GaAs pHEMT工艺流片.在芯片设计中,提出新型的有源偏置电路,可以抵御电源电压和环境温度的波动,使该低噪声放大器模块能够在复杂的环境中稳定工作.测试结果表明,该低噪声放大器模块在工作频段内噪声系数约为0.65dB,增益可达20dB,输入输出回波损耗小于-10dB,中心频率输入三阶互调阻断点为0.6dBm,电源电压为3.3V,功耗为15mW.

一种基于JTAG接口的SIP测试调试系统设计技术

随着系统级封装（SIP）的内部器件数量和规模的不断增长,SIP内部器件的可测性、可调试性以及SIP后的可靠性问题变得越来越突出。当SIP器件在使用过程中出现问题,进行无损测试定位的难度也越来越大。为此,针对一款集成了片上系统（SOC）、一片四通道模拟数字转换器（ADC）、两片两通道数字模拟转换器（DAC）和多个无源器件的SIP系统,开发了基于联合测试行动组（JTAG）接口的能复用中央处理器（CPU）调试软件的SIP测试调试技术。该技术通过复用SOC自有的JTAG引脚,实现对SIP内各个器件的测试。编写了基于Lab View软件的图形化测试程序,提高了测试效率。测试结果表明,设计的SIP测试调试系统能够完好地复用CPU的调试软件并完成测试工作,满足设计要求和测试调试需求,为后续集成更多器件的SIP测试奠定了良好的技术基础。

递进型射频SiP系统优化法研究

射频系统级封装系统具有高密度集成、高性能的优点,但其电磁问题复杂导致系统优化方法至关重要。基于板级场路协同仿真、近场等效模拟以及近场扫描测试,提出了递进型射频SiP系统优化方法,并以S波段上变频SiP模块的优化为例,进行了验证分析。利用此方法,准确地找到了系统中潜在的风险,建立近场耦合等效集总电路,提出改进措施,实现了系统的高效优化;并采用近场扫描测试方法,对模拟结果进行了比较,计算出两者的相关度为96.27%,吻合较好,证明了模拟仿真优化法的高可靠性与实用性。

超宽带硅基射频微系统设计

针对超宽带硅基射频模块的微系统化问题,采用硅基板作为转接板设计了一款具备收发功能的超宽带系统级封装(System in Package,SiP)射频微系统。各层硅基转接板之间的射频信号传输、控制和供电等均采用低损耗的硅通孔(Through Silicon Via,TSV)结构来实现。为了减小封装对射频性能的影响,整个超宽带射频微系统采用5层硅基封装结构,与传统二维封装结构相比,其体积减少95%以上。射频微系统封装完成后,对其电气性能指标进行了测试。在整个超宽带频带内,其接收噪声系数小于2.6 dB,增益大于35 dB,发射功率大于等于34 dBm,端口驻波小于2。该封装结构实现了硅基超宽带射频模块的微系统化,可广泛适用于各类超宽带射频系统。

系统级封装深盲孔化学镀铜的研究

作为超越摩尔定律发展起来的技术,系统级封装(SIP)由于务实地满足市场的需求而越来越受到重视。文章通过优化化学镀铜工艺和配方,成功实现在高深径比的系统级封装微盲孔(深径比1.5:1~2.0:1,孔径100或150μm)内部镀上连续的种子层铜,并使用我公司的电镀铜镀液通过直流电镀的方法成功填满盲孔。

一种宇航微系统SiP计算机模块的分析及设计

针对航天器用元器件高密度、高性能、小型化的特点,设计了一种应用于卫星及空间站平台的宇航微系统SiP(System-in-Package)计算机模块.SiP模块设计需解决信号干扰、供电系统不稳定以及散热性能差等问题,所以本文在SiP模块的封装、布局、层叠、布线设计方面,分别通过使用高热导率封装材料、加强散热性的封装形式以及对芯片采用上下腔布局的方式增强系统的散热能力,并采用低串扰设计、低阻抗设计提升系统中信号和电源的稳定性.通过仿真校验,该模块在125℃的条件下,实际工作温度仅上升25.3℃;最复杂的信号线之间的串扰低至−37.57 dB;各电源域的直流压降、电流密度以及阻抗参数值均优于参考指标.

基于SiP封装的DDR3时序仿真分析与优化

针对DDR3系统设计对时序要求的特殊性,对某一SiP(System in Package)中DDR3封装和基板设计进行时序仿真和优化,通过仿真指导设计,提高SiP产品DDR3的设计成功率,减少设计周期。通过ANSYS SIwave软件提取信号S参数,再经过Cadence SystemSI软件搭建拓扑进行时序仿真分析,利用信号完整性相关理论,讨论信号时序与波形的关系,结合版图分析,给出实际的优化方案,并经过仿真迭代验证,最终使所设计的DDR3满足JEDEC协议中的时序要求。

基于SIP技术的固态硬盘电路设计

存储系统小型化、高性能需求与日俱增,为此设计了一款基于SiP技术的固态硬盘电路,用于验证存储系统SiP电路的可行性。该SiP电路内部以SSD控制模块为核心处理单元,集成了用于数据存储的NAND颗粒、用于固件存储的SPI Flash以及电源管理等元器件。在搭建的软硬件平台上进行底层ATA指令验证以及与传统分离式存储系统的对比性能测试,证明了应用SiP技术的存储系统具备高性能、小型化、低功耗等诸多优势,为后续SiP存储系统的设计和验证奠定了一定的技术基础。

实施系统封装方案以提高系统整体功能和性能

系统集成是实现电子产品高性能,小型化和低成本目标的重要手段。与同芯片上的系统集成(SoC)相比,封装层次上的系统集成(SiP)的开发具有成本低、周期短和灵活性高等优势。本文以典型的无线电子系统为例,提出了有效的系统分割设计方法,介绍了一些用于子系统模块封装的方法,并强调了系统公司与封装、基板及其它主被动元件供应商之间协调合作对成功的模块式电子系统开发的重要性。

毫米波硅基SiP模块设计

设计了一款采用硅基板作为载体的毫米波上变频微系统系统级封装(System in Package,SiP)模块。该模块利用类同轴硅通孔(Through-Silicon-Via,TSV)结构解决了毫米波频段信号在转接板层间低损耗垂直传输的问题。该结构整体采用四层硅基板封装,并在封装完成后对硅基射频SiP模块进行了测试。测试结果显示,在工作频段29~31 GHz之间,其增益大于27 dB,端口驻波小于1.4,且带外杂散抑制大于55 dB。该毫米波硅基SiP模块具有结构简单、集成度高、射频性能良好等优点,其体积不到传统二维集成结构的5%,实现了毫米波频段模块的微系统化,可广泛运用于射频微系统。

TSV结构SiP模块的等效建模仿真与热阻测试

基于硅通孔(TSV)结构的系统级封装(SiP)模块内部存在多个微焊点层,数量众多的微焊点与模块尺寸差异较大,使得建模时网格划分困难和仿真计算效率低。研究了TSV结构微焊点层的均匀化等效建模方法,以TSV结构内的芯片微焊点层作为研究对象,通过仿真和理论计算其等效导热系数、等效密度和等效比热容等热特性参数,建立SiP模块的详细模型和等效模型进行仿真分析,并基于瞬态双界面测量方法测出SiP模块的结壳热阻值,再对比分析详细模型和等效模型的仿真热阻值和测量偏离值。结果表明:围绕微焊点层结构的均匀化等效建模方法具有较高的仿真准确度,且计算效率显著提高,适用于复杂封装结构模块的热仿真分析。

基于FPGA的SiP原型验证平台设计

随着嵌入式系统小型化和模拟数字/数字模拟转换器(ADC/DAC)性能需求的日益增长,如何在减小系统体积和功耗的前提下,提高ADC/DAC信号传输的可靠性,增加功能可配置性和信号处理可重构性,成为一大难题。为此,设计了一款基于FPGA的系统级封装(SiP)原型验证平台,该SiP基于ADC+SoC+DAC架构,片上系统(SoC)内部以PowerPC470为处理器,集成了多种通用外设接口和可重构算法单元。在搭建的FPGA平台上进行裸机IP和基于可重构IP的ADC/DAC设计功能的验证。通过软硬件协同验证实验,证明了该类SiP架构能够有效降低走线延时和噪声干扰,提高信号传输的可靠性,丰富的外设接口提高了ADC/DAC的可配置性,集成的可重构算法模块增加了ADC/DAC信号处理可重构性,为后续集成更多器件该类型SiP的设计和验证奠定了一定的技术基础。

一种基于SIP技术的多通道L波段T/R组件设计

为了满足工程设计需求,提出一种基于系统级封装(System in Package,SIP)技术的多通道L波段收发组件设计方案,详细阐述其实现原理。SIP作为一种先进的系统集成与封装技术,是实现有源相控阵雷达收发(T/R)组件小型化、高密度化及高可靠性的重要途径。针对T/R组件关键技术指标进行设计分析,采用SIP技术进行了关键电路小型化设计,同时进行了多层微波电路PCB设计、T/R模块结构设计等工作,研制了L波段多通道T/R组件实物。收发组件的测试数据验证了设计方案的可行性和工程实用性。

基于LTCC的X波段四通道发射SiP模块

面向雷达相控阵系统应用,研制了一款X波段四通道发射封装内系统(SiP)模块。SiP模块采用低温共烧陶瓷(LTCC)基板,共28层,设计最小线宽为150μm,且内置埋阻。模块集成了驱动放大器、低噪声放大器(LNA)、幅相多功能等芯片,并将四功分器和交叉带状线网络设计于基板内部,提高了模块的集成度和通道间隔离度,采用内部互连的LTCC基板实现了多种有源器件和无源结构的三维集成。测试结果表明,在工作频率9~10.5 GHz,SiP模块单通道增益≥37 dB,输出功率可达24 dBm,通道间隔离度≥25 dB。SiP模块尺寸仅为20 mm×20 mm×2.65 mm,质量约3.35 g。实现了X波段多通道SiP模块的高性能、高集成度和小型化,可广泛应用于相控阵雷达的T/R组件中。