集成电路封装级失效及其定位

失效分析中有许多类型的封装级失效。由于封装材料限制或者无损检测要求,无法从外观直接观察到失效点,需要借助于设备进行失效定位才能快速、准确地进行分析。总结了集成电路封装级失效的几种常见失效机理和失效原因,提出三种有效的分析手段和分析方法进行失效定位:X射线检测、超声扫描声学显微镜以及热激光激发光致电阻变化(OBIRCH)技术,分别用于元器件结构观察、不同材料界面特性分析和键合损伤位置定位。从倒装芯片封装、陶瓷封装、塑料封装和金铝键合短路四个失效分析的实际案例出发,阐明三种封装级失效定位手段应用的领域、特点和局限性。结果表明在封装级失效中,通孔断裂开路、焊料桥连短路、键合损伤和界面分层等缺陷能够准确地被定位进而分析。

先进封装级无应力抛光技术为晶圆级封装硅通孔和扇出工艺应用提供了替代化学机械抛光的环保的解决方案

盛美半导体设备公司,(NASDAQ:ACMR),作为国际领先的半导体和晶圆级封装设备供应商,近日将发布公司新产品:适用于晶圆级先进封装应用(Wafer Level Advance Package)的无应力抛光(Stree-Free-Polish)解决方案。先进封装级无应力抛光(Ultra SFP ap)设计用于解决先进封装中.

基于微谐振器的圆片级真空封装真空度测试技术

针对微电子机械系统(MEMS)圆片级封装腔体体积小、传统的真空封装测试方法适用性差的情况,研制了一种用于表征圆片级真空封装真空度的器件——MEMS微谐振器。利用此谐振器不仅可以表征圆片级真空封装真空度,也可用于圆片级真空封装漏率的测试。采用MEMS体硅工艺和共晶圆片键合技术实现了微谐振器的圆片级真空封装,利用微谐振器阻尼特性建立了谐振器品质因数与真空度的对应关系,通过设计的激励电路实现了微谐振器品质因数的在片测试,对不同键合腔体真空度下封装的MEMS微谐振器进行测试,测试结果显示该微谐振器在高真空度0.1~8 Pa范围内品质因数与真空度有很好的对应关系。

扇出型晶圆级封装重布线层互联结构失效分析

本文研制了一批不同尺寸规格的扇出型晶圆级封装结构的菊花链测试芯片样品,对不同几何参数下的样品进行了温度循环试验,并通过金相显微镜、扫描电镜和能谱分析等手段对失效样品进行了失效分析,研究总结了扇出型晶圆级封装重布线层互联结构的失效模式。研究工作可为扇出型晶圆级封装产品的可靠性评估和高可靠应用提供指导。

圆片级封装中的二次硅-玻璃键合工艺研究

针对MEMS谐振器真空封装更高的要求,将盖帽硅片、器件硅片(Si)和玻璃衬底通过二次Si—玻璃(D-SOG)阳极键合工艺,实现了MEMS谐振器加工的同时,完成MEMS谐振器的6in圆片级高真空度封装。通过优化两次键合工艺参数,第二次键合温度由第一次键合温度350℃调整到380℃,键合压力分别为800N(第二次键合)和600N(第一次键合);优化第二次键合封装密封环的键合面积宽度为700μm;达到良好的MEMS谐振器封装效果,器件的泄漏速率为3.85×10^(-9) Pa·m^(3)/s。该研究可以有效降低加工成本和工艺难度、提高器件可靠性,满足了MEMS器件对封装密封性的要求,后续可广泛应用到基于D-SOG的MEMS谐振器封装工艺中,具有良好的应用前景。

基于有限元分析的扇出型晶圆级封装组装工艺热循环仿真评价

本文对扇出型晶圆级封装(Fan out Wafer Level Package,FOWLP)组装工艺的热可靠性进行仿真评价,对关键技术及失效机理进行分析,针对某款基于该项技术的典型封装结构,建立其1/4结构有限元仿真模型,并对在典型军用温度循环条件下的热可靠性进行仿真分析。通过分析FOWLP关键结构在典型航天器用热循环条件下的应力及位移情况,确定了可能引起扇出型晶圆级封装失效的可靠性薄弱点。

基于系统级封装的RISC-V电路设计与实现

为满足电子系统在性能、功耗、体积、重量和国产化等方面的需求,设计了一款基于系统级封装技术的RISC-V电路。该电路以采用自主指令集架构和国内工艺的处理器为核心,并集成了国产外围电路,实现了一款完全自主创新的、具备常用控制与通信接口的微系统电路。经过测试与验证,该电路各项功能和性能均达到设计指标,有效地提高了功能密度,很好地满足了电子系统在小型化、轻量化和低功耗等方面的需求。

金锡键合在薄膜体声波滤波器晶圆级封装中的研究

薄膜体声波滤波器(FBAR)作为一种无源、体积小和耐功率高的器件,被广泛应用于射频信号处理中。晶圆级气密封装作为小型化封装的代表,在各种高可靠性应用场景中占据重要地位。金-金键合和金-锡键合被广泛应用于薄膜体声波滤波器的气密性晶圆级封装中,但金-锡键合在工艺上更易实现。该文针对金-锡键合在气密性晶圆级封装中的应用进行了研究,在保证键合强度的情况下制作了3 GHz滤波器样品,其性能测试一致性良好,可靠性达到要求。

晶圆级树脂基低成本W波段封装天线微系统

面向W波段探测与通信系统的小型化、低成本应用需求,本文采用晶圆级树脂基扇出型封装工艺,通过对有源封装天线集成架构、互连传输结构和天线阵列进行设计与仿真,设计了一款工作频率为94 GHz的封装天线微系统。该封装天线微系统集成了4×4磁电偶极子阵列天线和16通道幅相多功能射频芯片。通过Ansys HFSS全波仿真,系统波束扫描范围在E面≥±30°,H面≥±40°,在7.1 mm×8.3 mm×1.2 mm封装尺寸内实现了封装天线等效全向辐射功率≥39.1 dBm。该封装天线微系统具备规模扩展能力,可广泛应用于探测、通信以及安检等领域。

扇出型晶圆级封装专利技术现状

随着半导体技术逐渐密度化和高集成度化,半导体先进制造工艺逐步趋于极限,芯片信号的传输量与日俱增,引脚数逐渐增加,封装行业逐渐由传统的双列直插式封装、小外形封装、引脚阵列封装逐渐走向焊球阵列封装、芯片尺寸封装、倒装、晶圆级封装、三维封装等封装形式。

基于晶圆级封装PDK的微带发夹型滤波器设计

基于中国电子科技集团公司第五十八研究所的晶圆级封装工艺及其工艺设计套件(PDK),完成了多款通带范围在20~68 GHz的5阶微带发夹型滤波器的设计和优化。首先,根据平行耦合滤波器的基础理论,计算发夹型滤波器的特征尺寸;其次,调用PDK中的衬底和元件模型实现滤波器的快速建模和参数优化;最后,采用多层再布线工艺对设计出的发夹型滤波器进行加工。实测结果和仿真结果具有较高的一致性,验证了该款晶圆级封装PDK的应用价值,能够为无源滤波器集成设计提供新的工具选择。

系统级封装中的键合线互连电路的优化设计

阐述键合线互连结构的建模,分析了键合线垂直间距和水平间距对寄生参数以及数字信号时序的影响。仿真结果对键合线垂直互连设计有实际指导作用。

扇出型晶圆级封装翘曲仿真与控制研究进展

对扇出型晶圆级封装晶圆重构工艺过程中翘曲产生的原因进行阐述,总结了近年来国内外翘曲仿真与控制的研究进展。从晶圆重构工艺所用的材料、设计的重构结构,以及重构涉及的模塑固化、减薄和解键合等方面的仿真分析结果,分析了翘曲的形成原因。此外,将晶圆重构仿真分析结果与实验测试结果进行对比。最后,对重构晶圆翘曲矫正未来的发展方向进行展望。

一种晶圆级封装的MEMS数控衰减器

设计实现了一种晶圆级封装的三位MEMS数控衰减器,工作频段DC~15 GHz,衰减范围0~35 dB,步进5 dB。衰减器采用MEMS工艺实现,信号传输采用共面波导(CPW)结构,6个直接接触式悬臂梁MEMS开关对称放置实现不同衰减量的切换,每个开关带有三个触点,电阻网络采用T型结构,整个衰减器实现晶圆级封装。测试结果显示,DC~15 GHz频段内实现了8个衰减态,衰减器插入损耗小于1.7 dB,回波损耗小于-15 dB,衰减平坦度小于±5%,功耗几乎为零。芯片尺寸为2.7 mm×2.7 mm×0.8 mm。

高密度系统级封装技术及可靠性研究进展

随着无线通信等技术在民用领域的拓展推广,电子元器件性能得到大幅提升.同时,伴随着电子系统集成度的提高,器件也向着小型化、轻量化、精密化、多功能化的方向发展.由于器件的服役环境随着其设计功能的拓展变得更为苛刻,探究器件先进封装结构、材料的设计及服役可靠性对其实现预期功能的效果是尤为关键的.列举了无线通信系统中常用的封装技术及其相关的发展历程,阐述了高密度封装的特点、潜在的可靠性问题,并简要介绍了现有的解决方案.

扇出型晶圆级封装可靠性问题与思考

半导体先进制程工艺逐步趋于极限,继续沿摩尔定律发展的脚步放缓,而扇出型晶圆级封装(Fan-out Wafer Level Packaging,FOWLP)通过晶圆重构的方式突破了传统扇入封装的I/O引出端的数量限制,并利用多层再布线(Redistribution Layer,RDL)等技术,缩小引脚间距,减薄封装厚度,降低高频信号传输损耗,从而进一步提升芯片集成度。近年来已在消费电子、高性能计算等领域逐渐发展成为具有代表性的先进封装技术,是接续摩尔定律的关键技术。但FOWLP的可靠性问题随着其结构精密和生产流程复杂而日益突出。结合FOWLP近期技术发展和应用的现状,总结了发展趋势;从FOWLP结构的工艺缺陷和失效模式出发,阐述了FOWLP的工艺流程和重点工艺环节;根据不同失效类型,系统归纳了引发失效的物理效应和物理模型;最后,介绍了提升FOWLP结构可靠性的工艺调整和优化设计方法。

基于SOI-SOG键合的圆片级真空封装MEMS电场传感器

圆片级真空封装是提高微电子机械系统(Micro-Electro-Mechanical Systems,MEMS)电场传感器品质因数及批量化制造效率的重要途径.本文提出了一种基于绝缘体上硅(Silicon On Insulator,SOI)-玻璃体上硅(Silicon On Glass,SOG)键合的圆片级真空封装MEMS电场传感器,设计并实现了从传感器敏感结构制备到真空封装的整套圆片级加工工艺.本文建立了传感器的结构电容模型,进行了有限元仿真,分析了传感器的特性,突破了传感器微结构制备与释放、SOI与SOG键合等工艺技术难点.该传感器具有工作电压低、品质因数高的突出优点.实验结果表明,工作电压仅为5 V直流与0.05 V交流电压.在60天测试过程中,传感器品质因数始终保持在5000以上.在0~50 kV/m范围内,传感器灵敏度为0.15 mV/(kV/m),线性度为2.21%,不确定度为4.74%.

临时键合技术在晶圆级封装领域的研究进展

随着5G、人工智能和物联网等新基建的逐步完善,单纯依靠缩小工艺尺寸来提升芯片功能和性能的方法已经难以适应未来集成电路产业发展的需求。为满足集成电路的多功能化及产品的多元化,通过晶圆级封装技术克服摩尔定律物理扩展的局限性日趋重要。目前,在晶圆级封装正朝着大尺寸、三维堆叠和轻薄化方向发展的背景下,临时键合与解键合(TBDB)工艺应运而生。针对晶圆级封装领域可商用的TBDB技术,论述了不同TBDB工艺在晶圆级封装领域的研究进展及应用现状,明晰了不同TBDB技术所面临的挑战和机遇,提出了相应的解决方案,并展望了未来的研究方向。

基于FPGA的晶圆级芯片封装图像序列配准方法的设计与实现

针对未切割晶圆进行封装后的晶圆级芯片封装(WLCSP),12英寸晶圆以1μm物理分辨率进行自动光学检测(AOI)面临大幅面、高质量成像和成像速度的技术挑战。晶圆全局图像需由多幅扫描生成的局部图像序列拼接而成,为实现图像序列的高质量、高速配准,在FPGA中采用OpenCL实现相位相关法进行四邻域棋盘配准。首先在构建二维FFT和互功率谱函数内核的基础上,采用双端口缓存和行缓存的设备全局内存对计算过程的频谱数据进行复用并应用内核通道级联提高配准速度,基于最小生成树优化配准结果降低全局图像坐标计算的累积误差,并经实际扫描图像验证配准算法及加速性能。