基于SiGe BiCMOS工艺的8 GS/s采样保持电路

为实现数字通信对高速模数转换器的要求,基于0.18μm SiGe BiCMOS工艺提出了一款8 GS/s采样率、6 bit的采样保持电路。电路采用全差分开环结构,利用射极跟随型采样开关实现了电路高采样率。采样开关中采用晶体管线性补偿技术,有效地提高了采样保持电路的线性度。输出缓冲电路采用级联结构实现高线性度,并提高了电路的驱动能力。测试结果发现,在采样模式下单端输入信号频率4 GHz、采样时钟频率8 GHz条件下,有效位数为5.4 bit,无杂散动态范围为37.6 dB,总谐波失真为37.5 dB,总功耗为450 mW,芯片尺寸为0.68 mm×0.68 mm。

一种12位2 GS/s BiCMOS采样保持电路

基于130 nm BiCMOS工艺,设计了一种12位高速采样保持电路,对电路的主要性能进行了分析。电路采用差分结构,采样开关是开环交换射极跟随开关。在输入信号范围内,缓冲器的线性度较高。采用Cadence Spectre软件进行仿真。结果表明,当采样率为2 GS/s,模拟输入差分信号为992 MHz频率、0.5Vpp幅度的正弦波时,SFDR达75.11 dB,SNDR达73.82 dB,电路功耗仅为98 mW,满足了12位采样保持的要求。

8 bit 800 Msps高速采样保持电路的设计

为适应目前无线通信领域对高速A/D转换器的要求,采用在Cadence Spectre环境下进行仿真验证的方法,对高速A/D前端采样保持电路进行了研究。提出的高速采样保持电路(SH)采用SiGe BiCMOS工艺设计,该工艺提供了0.35μm的CMOS和46 GHzfT的SiGe HBT。基于BiCMOS开关射极跟随器(SEF)的SH,旨在比二极管桥SH消耗更少的电流和面积。在SH核心,电源电压3.3 V,功耗44 mW。在相干采样模式下,时钟频率为800 MHz时,其无杂波动态范围(SFDR)为-52.8 dB,总谐波失真(THD)为-50.4 dB,满足8 bit精度要求。结果显示设计的电路可以用于中精度、高速A/D转换器。

基于0.18 μm BiCMOS工艺的2 GS/s采保放大器

基于华虹0.18μm SiGe BiCMOS工艺,设计并实现了一种2GS/s超高速采保放大器。分析了二极管桥和开关射极跟随结构的优缺点,采用了开关射极跟随结构。增加了前馈电容,以消除保持模式下的信号馈通。后仿真结果表明,该采保放大器的信噪失真比(SNDR)在奈奎斯特频率下均大于51.7dB,核心电路的功耗为29.2mW,时钟缓冲电路的功耗为7mW。该采保放大器的性能良好。