一个2.4 GHz集成的SP3T射频开关和低噪声放大器

基于90 nm SOI CMOS工艺实现的应用于无线局域网的2.4 GHz集成的单刀三掷(SP3T)射频开关和低噪声放大器.射频开关采用了一种低功耗的等效负压偏置方法,该方法能够在不使用负电压的前提下使关断状态晶体管获得等效的负压偏置,从而提高射频开关的线性度.低噪声放大器采用了负反馈技术和导数叠加技术提高线性度,利用导数叠加技术减小低噪声放大器的三阶非线性,进一步提高了负反馈低噪声放大器的线性度.低噪声放大器与射频开关集成,并带有Bypass衰减通路.测试结果表明,射频开关的发射支路实现了0.95 dB的插入损耗和34 dBm的输入1 dB压缩点,蓝牙支路具有1.68 dB的插入损耗和30 dBm的输入1 dB压缩点.在2 V供电下,接收支路在高增益模式下具有15.8 dB的增益,1.7 dB的噪声系数和7.6 dBm的输入三阶交调点,功耗28.6 mW,在Bypass模式下具有7.2 dB的插入损耗和22 dBm的输入三阶交调点.

射频低噪声放大器提高三阶交截点方法探讨

随着现代通信技术的进步,特别是4G,5G等无线移动通信的高速发展,多正交振幅调制(QAM)等高频谱利用率的调制方式得到广泛应用,对无线通信系统提出了更高、更严格的线性要求。射频低噪声放大器(RF LNA)作为射频前端(RF FEM)的第1个有源器件,其非线性特征直接影响系统的信号质量和动态范围。以3阶交调为例,低噪声放大器需要足够的输入3阶交截点,以确保即使在强干扰信号下也能提供预期的性能。基于3阶非线性模型,该文简要分析了3阶交调的理论模型,梳理了提高3阶交截点的方法,归纳研究了近年来相关的研究成果与进展,并展望了未来的发展趋势。

2.4 GHz频段射频前端高线性度SiGe低噪声放大器设计

为满足高性能射频前端接收部分对高线性度的需求,基于SiGe BiCMOS工艺设计并实现了一款工作在2.4 GHz频段的高线性度低噪声放大器(Low Noise Amplifier,LNA).该放大器采用Cascode结构在增益与噪声之间取得平衡,在Cascode结构输入和输出间并联反馈电容,实现输入端噪声与增益的同时匹配.设计了一种改进的动态偏置有源电流镜以提升输入1 dB压缩点及输入三阶交调点的线性度指标.为满足应用需求,LNA与射频开关及电源模块集成组成低噪声射频前端接收芯片进行流片加工测试.测试结果表明:在工作频率2.4~2.5GHz内,整个接收芯片增益为14.6~15.2 dB,S_(11)、S_(11)<-9.8 dB,NF<2.1 dB,2.45 GHz输入1 dB压缩点为-2.7 dBm,输入三阶交调点为+12 dBm.芯片面积为1.23 mm×0.91 mm.该测试结果与仿真结果表现出较好的一致性,所设计的LNA展现出了较好的线性度表现.

用于精确卫星导航的单通道双频低噪声放大器研制

为了实现多频点、低成本、改善电路结构,设计了一款用于四大卫星导航系统的单通道双频低噪声放大器。该设计采用三级放大器级联实现高增益,分路、合路器采用电容、电感搭建,有利于小型化、节约成本,并通过引入后级带通滤波器提高射频前端的抗干扰能力。实测结果表明,在L1(1.5 GHz~1.6GHz)、L2(1.176 GHz~1.28 GHz)工作频段内,输入反射系数小于-10 dB,增益在40 dB左右,噪声系数小于1.5 dB。该低噪声放大器具有结构简单、性能好、低成本等优点,能较好地应用于GNSS接收设备终端应用系统。

2-GHzCMOS射频低噪声放大器的设计与测试

本文采用 CMOS艺,针对无线通信系统前端（Front-end）的低噪声放大器进行了分析、设计、仿真和测试。测试结果表明,该放大器工作在 2.04GHz的中心频率上,3dB带宽约为 110MHz,功率增益为 22dB,NF小于 3.3dB.测试结果与仿真结果能够很好地吻合.

CDMA射频前端低噪声放大器电路设计研究

文章归纳了射频前端低噪声放大器电路设计中的若干问题,逐一探讨了解决问题的方法。基于有关处理,结合CDMA2000基站中射频低噪声放大器电路的设计要求,完成了实际电路的设计。通过仿真,进一步分析了相关问题处理方法的有效性。

应用于WLAN的低噪声放大器及射频前端的设计

射频前端芯片集成了PA、LNA和收发开关电路,实现了无线局域网所需要的射频功能,设计了一个高性能的应用于2.4 GHz无线局域网的低噪声放大器。电路设计全部基于SMIC RF 0.18μm CMOS工艺完成,利用Cadence进行了电路设计和模拟仿真验证,画出了LNA的版图,最终合成了一个整体版图并进行了流片,芯片测试结果良好。

低功耗CMOS射频低噪声放大器的设计

介绍了一个针对无线通讯应用的2.1 GHz低噪声放大器(LNA)的设计。该电路采用Chartered 0.25μm CMOS工艺,电源电压为2.5 V,设计中使用了多个电感,详述了设计过程并给出了优化仿真结果。模拟结果显示,该电路能提供21.63dB的正向增益(S21),功耗为12.5 mW,噪声系数为2.1 dB,1 dB压缩点为-19.054 1 dBm。芯片面积为0.8 mm×0.6 mm。测试结果达到了设计指标,一致性良好。

CMOS射频低噪声放大器的设计

讨论了CMOS射频低噪声放大器的相关设计问题,对影响其增益、噪声系数、线性度等性能指标的因素进行了分析,并综述了几种提高其综合性能指标的方法。在此基础上,采用SMIC0.25μmCMOS工艺库,给出了3.8GHzCMOSLNA的设计方案。HSPICE仿真结果表明:电路的功率增益为13.48dB,输入、输出匹配良好,噪声系数为2.9dB,功耗为46.41mw。

射频低噪声放大器创新设计性实验实践探索

为了弥补射频有源实验装置的短缺,结合射频电路设计课程,提出了一种可自主设计的射频低噪声放大电路实验装置。该实验装置采用模块化设计思路,通过自主设计、软件仿真、手工制作和测试调试等环节,提高学生的综合创新能力。实践表明,该射频低噪声放大电路实验装置能够实现良好的教学效果。

2.4GHz射频低噪声放大器分析与设计

从低噪声放大器的设计原理出发,从噪声、线性度、阻抗匹配等方面详细讨论了低噪声放大器的设计。电路采用TSMC0.18μmCMOS工艺进行设计,利用ADS2005A对电路进行模拟。结果表明,它的噪声系数为1.768dB,正向功率增益为20.36dB,IIP3为2.34dBm,工作电压1.5V时,功耗小于12mW。

一种用于便携式GPS接收机射频芯片的低功耗低噪声放大器

针对便携式GPS系统对低功耗射频前端的需求,基于SMIC 180nm 1P6M RF CMOS工艺提出一种具有单端转差分功能的低功耗低噪声放大器。为了实现低功耗的目标,低噪声放大器的晶体管均被偏置在中等反型区。考虑ESD保护和焊盘寄生效应,后仿真结果显示,在最差工艺角情况下,增益为19dB,三阶交截点为-14dBm,噪声系数为4.2dB,输入回损为-8dB。在0.7V供电电压下,功耗为1mW,增益功耗比为19dB/mW,十分适合应用在便携式手持GPS领域。

基于ADS的射频低噪声放大器设计与仿真

提出了一种改善射频低噪声放大器性能的设计方法。分析了射频低噪声放大器的特性,给出了匹配网络的结构和提高综合性能的设计方法。基于ADS对射频放大器SP模型和封装模型进行仿真,仿真结果表明,输入和输出匹配网络有等效增益,所提出的设计方法能有效分配性能指标,可为射频低噪声放大器设计提供参考。

X波段平衡式限幅低噪声放大器MMIC

为满足接收机的小型化需求,基于GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计了一款用于8~12 GHz的平衡式限幅低噪声放大器(LNA)单片微波集成电路(MMIC)。将Lange电桥、限幅器、LNA集成在同一衬底上,Lange电桥采用异形设计,芯片比传统尺寸降低30%以上;限幅器级间采用电感匹配结构,提升MMIC的工作带宽;LNA采用并联负反馈、源极电感负反馈以及电流复用拓扑结构,实现超低功耗和良好的稳定性。芯片采用整体最优化设计,在片测试结果表明,在工作频带内,限幅LNA MMIC芯片的增益为(25±0.2)dB(去除1 dB斜率),噪声系数小于1.6 dB,总功耗小于100 mW,耐功率大于46 dBm,该芯片尺寸为2.8 mm×2.4 mm,充分体现了集成工艺的性能和尺寸优势。

一种新颖的用于移动通信的低功耗射频超低噪声放大器MAX2640/MAX2641

MAX2640/MAX2641电路是美国MAXIM公司推出不久的射频新产品,它是专为蜂窝电话、PCS、GPS、GSM移动通信系统以及2.4GHz ISM频段的前端应用而设计的。该电路在3V电源电压下的功耗电流小于3.5mA,工作频率范围为400MHz～2 500MHz,功率增益大于14dB,噪声系数小于1.3dB。

低电压低功耗CMOS射频低噪声放大器的研究进展

由于无线移动终端重量、体积以及成本等各方面的限制,电路必须满足低电压、低功耗的要求。在CMOS射频低噪声放大器中,如何在满足性能指标要求的同时降低电源电压和功耗,已成为当前研究的热点。文章综述了几种降低CMOS低噪声放大器电源电压和功耗的方法,讨论了一些相关的设计问题。最后,展望了低电压、低功耗CMOS低噪声放大器的未来发展趋势。

射频CMOS低噪声放大器输入匹配网络的研究与设计

本文对低功耗射频CMOS低噪声放大器的输入匹配网络进行了研究。采用台积电TSMC0.18μmCMOS工艺模型,通过ADS电路仿真软件对设计的低噪声放大器电路进行了优化设计和仿真,仿真结果表明在2.4GHz中心工作频率下,该低噪声放大器满足射频接收机的系统要求,它的噪声系数NF约为2.57dB,增益S21约为16.2dB,输入反射系数S11约为-13.3dB,输出反射系数S22约为-21.9dB。电路的输入匹配和输出匹配情况良好。

基于70 nm InP HEMT工艺的230~250 GHz低噪声放大器设计

基于70 nm InP HEMT工艺,设计了一款五级共源放大级联结构230~250 GHz低噪声太赫兹单片集成电路(TMIC)。该放大器采用扇形线和微带线构成栅极和源极直流偏置网络,用以隔离射频信号和直流偏置信号;基于噪声匹配技术设计了放大器的第一级和第二级,基于功率匹配技术设计了中间两级,最后一级重点完成输出匹配。在片测试结果表明,230~250 GHz频率范围内,低噪声放大器的小信号增益大于20 dB。采用Y因子法对封装后的低噪声放大器模块完成了噪声测试,频率为243~248 GHz时该MMIC放大器噪声系数优于7.5 dB,与HBT和CMOS工艺相比,基于HEMT工艺的低噪声放大器具有3 dB以上的噪声系数优势。

超导接收机中低射频低温低噪声放大器的研制

提出了分别工作于低温和常温下级联使用的两级低射频低温低噪声放大器的设计方案,给出了改善电路条件稳定和便于调谐的具体方法。测试结果表明,此两级低射频低温低噪声放大器完全满足高性能高温超导接收机的指标要求。

2~18 GHz GaAs超宽带低噪声放大器MMIC

基于90 nm GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计并制备了一款2~18 GHz的超宽带低噪声放大器(LNA)单片微波集成电路(MMIC)。该款放大器具有两级共源共栅级联结构,通过负反馈实现了超宽带内的增益平坦设计。在共栅晶体管的栅极增加接地电容,提高了放大器的高频输出阻抗,进而拓宽了带宽,提高了高频增益,并降低了噪声。在片测试结果表明,在5 V单电源电压下,在2~18 GHz内该低噪声放大器小信号增益约为26.5 dB,增益平坦度小于±1 dB,1 dB压缩点输出功率大于13.5 dBm,噪声系数小于1.5 dB,输入、输出回波损耗均小于-10 dB,工作电流为100 mA,芯片面积为2 mm×1 mm。该超宽带低噪声放大器可应用于雷达接收机系统中,有利于接收机带宽、噪声系数和体积等的优化。