小型化高隔离度射频滤波模组设计研究

围绕射频滤波模组设计开展研究,针对模组小型化高集成度设计中的射频信号传输及隔离问题,进行了内部关键电路结构的精细化三维电磁场建模仿真分析,以提高模型的准确度。通过关键结构制作及去嵌测试,验证了仿真设计的准确性。并加工了一款尺寸为14.97 mm×12.01 mm×1.29 mm的L波段射频滤波模组,该滤波模组集成滤波器数量为16个,插入损耗≤5.20 dB,带外抑制≥42.5 dB。

5G射频PA模组用LowLoss&LowCTE封装基板材料的开发

根据功放和封装一体化的需求,针对5G有源RF(射频)PA(功率放大器)模组市场,开发一款LoW Loss&LowCTE封装基板材料。搭配3313型E玻璃纤维布、芯厚0.254mm的芯板具备以下主要性能:Df(10GHzSPDR)<0.006、X/YCTE<15ppm/℃、Tg(DMA)>260℃;搭配HVLP2铜箔,Ps(200℃/10天+220℃/2h处理后)>0.53N/mm;不同条件下的Dk和损耗波动满足终端要求,具备优异的耐热老化性能。

北斗/GPS双模射频接收模组的设计与实现

顺应双模或多模卫星导航接收机在民用市场中的发展趋势和需求,结合卫星导航接收机涉及的几个关键技术指标和射频电路设计的基本理论,采用两片MAX2769射频芯片,设计了一款北斗/GPS双模兼容的射频接收模组。实测结果表明,设计的模组性能优越,工作稳定,可以有效应用于商用卫星导航双模兼容接收机的研究中。

一种2.4GHz多模块集成CMOS射频前端芯片

为提升无线通信终端中射频模组的集成度、降低终端的实现成本,基于0.18μm CMOS工艺设计了一款2.4 GHz射频前端芯片,片上集成射频功率放大器(PA)、射频低噪声放大器(LNA)、射频开关、基准源电路及数字控制电路,PA和LNA的阻抗匹配网络均采用片上元件实现.测试结果显示,接收模式下,芯片的增益为11.2 dB,输入\输出回波损耗分别为-5.8 dB及-21.1 dB,IIP3为3.9 dBm;发射模式下,芯片增益达26.8 dB,输入\输出回波损耗分别为-21 dB及-14.2 dB,输出1 dB压缩点为23.5 dBm,峰值PAE达24%.本芯片对于2.4 GHz ISM频段通信系统具备一定的应用价值.

SAW滤波器WLP封装中腔体抗模压塌陷研究

通过对声表面波滤波器晶圆级封装结构的探讨,针对在模组封装时器件塌陷成因进行了有限元仿真模型研究,模拟了不同模压量对器件中腔体最大的塌陷量位置。经过实验验证,提出了一种新的金属加强结构,在3 MPa较高模压量时塌陷量几乎为0,解决了声表面波滤波器晶圆级封装芯片灌封压力导致的塌陷问题,降低了器件及模组失效风险,是一种声表面波滤波器晶圆级封装的新技术。