射频异构集成微系统多层级协同仿真建模与PDK技术综述

作为后摩尔技术的可选路径之一,基于异构集成工艺实现的集成微系统具有高集成度、低成本、高性能等优点,引起学术界和工业界的广泛关注。异构集成微系统设计是以系统为中心的多层级协同设计,对传统以晶体管为中心的设计方法和设计流程带来新的挑战,同时对设计环境的开发带来新的要求。本文对射频集成微系统设计中所需的基础器件/结构建模方法、多工艺混合工艺设计套件(Process Design Kit,PDK)技术、以及电路-模块-系统多层级协同仿真等技术最新进展进行综述。

硅基三维异构集成射频微系统的多物理场耦合仿真与设计

利用硅基三维异构集成工艺设计一款射频微系统,以满足设备对射频模组高性能、小型化的需求。为了在设计初期充分评估该微系统的潜在可靠性风险,根据工艺特征以及产品在多物理场中的耦合现象,建立一种面向硅基三维异构集成工艺射频微系统的多物理场一体化仿真流程,逐一分析所涉及的电-热耦合和热-力耦合过程,预判产品在工作条件下的热学和力学特性,为设计环节提供针对性的指导,预先规避可靠性风险,从而有效提高一次性设计成功率。

先进战机射频集成系统干扰资源管控

针对先进战机射频集成系统"一对多"干扰时的资源管控问题,首先,讨论了基于有源相控阵天线的雷达/电子战一体化设计方案;然后,采用多属性决策方法建立了电子战目标威胁等级评估模型;通过设置威胁等级门限建立干扰任务请求模型;最后,采用时分复用的方式对干扰空间内的多个目标进行干扰,提出了干扰资源的自适应动态分配方法。该方法基于威胁等级偏差均值最小准则或最大威胁等级偏差最小准则,可以结合相控阵雷达资源管理算法,实现雷达/干扰资源综合管控。通过不同威胁等级门限的仿真,表明自适应管控策略能够实现干扰资源的动态分配。

用于射频集成的高Q硅基电感的优化设计

采用理论分析与电磁仿真结合的方法,对硅上多层金属构成的螺旋电感进行电性能研究,优化并获得一种适用于射频电路集成的硅基射频高Q电感。对于影响电感Q值的多种损耗机制,重点研究了趋肤效应对电感的影响。并通过结构参数及金属层叠优化后,硅上电感的Q值可以达到60以上,自谐振频率可以达到10 GHz以上,可以较好地应用于射频系统中的滤波选频及匹配等网络。

雷达射频集成电路的发展及应用

文中主要探讨雷达射频/微波集成电路的发展及其应用。介绍了现代雷达的发展趋势、雷达射频系统的演变历程以及目前国内外相关的射频集成电路的最新成果,讨论了射频片上系统(SoC)的未来趋势。针对现代主流的有源相控阵雷达,介绍了几种可行的系统级射频芯片的集成方向,最后强调了系统级射频集成电路测试在设计中的重要性,并给出一种基于模块化结构的自动测试设备(ATE)测试平台方案。

封闭式桅杆内的电磁干扰试验研究

针对所设计的一种封闭式射频集成桅杆,首先测试桅杆内部两个天线一发一收状态下接收天线射频端口的信号电平,从而判断是否会受到发射天线的电磁干扰。与传统的单纯观察设备的后端显示部分来进行干扰判断不同,射频信号测试与电子设备的后端信号处理能力无关,通过定量评估耦合能量的大小,进而可以总结通用的封闭桅杆的电磁干扰规律。试验结果表明,在封闭桅杆内同层、同面且上下布置的两副板阵天线间存在谐波干扰现象。然后,通过对天线特性、复合带通滤波层板特性、测试数据和桅杆内的电磁干扰路径进行大量、详细的理论分析来判断干扰来源。最终发现,电磁干扰很大程度上是由封闭桅杆内部发射天线的谐波通过天线边缘单元的直接辐射及内壁反射从而耦合到接收天线所造成,这是由于桅杆的封闭特性导致天线发射的带外能量无法射出,从而造成内部设备之间的电磁干扰。最后,针对此现象提出电磁干扰的一些控制措施,例如天线间敷设吸波材料、天线分层布置等。

A 5.4mW Low-Noise High-Gain CMOS RF Front-End Circuit for Portable GPS Receivers

This paper describes a CMOS low noise amplifier （LNA） plus the quadrature mixers intended for use in the front-end of portable global positioning system （GPS） receivers. The LNA makes use of an inductively degenerated input stage and power-constrained simultaneous noise and input matching techniques. The quadrature mixers are based on a Gil- bert cell type. The circuits are implemented in a TSMC 0.18μm RF CMOS process. Measurement results show that a voltage conversion gain of 35dB is achieved with a cascade noise and an input return loss of - 22.3dB. The fully differential figure of 2.4dB,an input ldB compression point of - 22dBm, circuits only draw 5.4mW from a 1.8V supply.