雷达射频集成电路的发展及应用

文中主要探讨雷达射频/微波集成电路的发展及其应用。介绍了现代雷达的发展趋势、雷达射频系统的演变历程以及目前国内外相关的射频集成电路的最新成果,讨论了射频片上系统(SoC)的未来趋势。针对现代主流的有源相控阵雷达,介绍了几种可行的系统级射频芯片的集成方向,最后强调了系统级射频集成电路测试在设计中的重要性,并给出一种基于模块化结构的自动测试设备(ATE)测试平台方案。

CMOS射频集成电路的研究进展

近年来,射频集成电路(RFIC)的应用和研究得到了飞速的发展,CMOS射频IC的研究更是成为该领域的研究重点和热点。文章对CMOS技术在射频和微波领域的应用进行了详细的探讨,着重介绍了当前射频通讯中常用的收发机结构及其存在的问题和解决方案;分析了射频收发机前端关键电路模块低噪声放大器(LNA)、混频器(Mixer)、压控振荡器(VCO)、功率放大器(PA)和射频关键无源元件的最新研究进展;展望了CMOS技术在射频领域的发展前景。

CMOS射频集成电路的现状与进展

随着低功耗、可移动个人无线通信的发展和CMOS工艺性能的提高 ,用CMOS工艺实现无线通信系统的射频前端不仅必要而且可能 .本文讨论了用CMOS工艺实现射频集成电路的特殊问题 .首先介绍各种收发器的体系结构 ,对它们的优缺点进行比较 ,指出在设计中要考虑的一些问题 .其次讨论CMOS射频前端的重要功能单元 ,包括低噪声放大器、混频器、频率综合器和功率放大器 .对各单元模块在设计中的技术指标 ,可能采用的电路结构以及应该注意的问题进行了讨论 .此外 ,论文还讨论了射频频段电感、电容等无源器件集成的可能性以及方法 .最后对CMOS射频集成电路的发展方向提出了一些看法 .

射频集成电路测试技术研究

射频集成电路(RFIC)是无线通信、雷达等电子系统中非常关键的器件,由于其高频特点,准确评估RFIC的性能具有相当的难度。文章以射频低噪声放大器(LNA)为例,运用微波理论,分析了RFIC典型参数,如S参数、带宽、P1dB、OIP3以及噪声系数等的测试原理和测试方法,并对影响RFIC性能测试的主要因素进行了分析。最后,给出了一种LNA电路的测试结果。

基于系统级芯片和射频集成电路的无线网络卫星平台设计与验证

为解决传统卫星设计中有线连接带来的各种问题,提出了一种基于无线网络技术的卫星平台系统方案。该方案以嵌入式系统级芯片处理器及射频集成电路作为基本通信单元,进行了以星载计算机为核心的无线网络卫星平台结构的设计,集星务管理、任务管理和设备管理于一体的无线网络卫星通信协议的设计,星载计算机与其他分系统、部件和单元之间均采用无线方式进行数据交互,实现了无线网络卫星自主管理和即插即用,支持卫星的快速测试、快速集成和装配。通过无线网络卫星平台原型系统软硬件设计、实现及测试,验证了无线卫星平台的可行性和设计的正确性、有效性。

基于CMOS工艺的射频集成电路ESD保护研究

随着工艺特征尺寸的缩小，射频集成电路承受的静电放电（ESD）问题日趋变得复杂。保护电路与被保护核心电路的相互影响，已经成为制约射频集成电路发展的一个障碍。本文主要研究CMOS工艺下，ESD保护电路与被保护核心电路之间的相互影响的作用机理，提出研究思路，并对射频集成电路ESD保护电路的通用器件作出评价。

基于二极管技术优化射频集成电路的ESD

在CMOS集成电路设计中,工艺尺寸不断减小、栅氧厚度不断变薄,对ESD提出更高的要求。尤其在射频集成电路中,ESD的寄生电容对射频性能将产生不可忽略的影响。基于二极管正向偏置对ESD电流的泄放能力,通过引入电感和电容对ESD脉冲的精确模拟,通过设计有效的有源RC电源钳位电路,考虑到版图电阻电容寄生对ESD的射频性能的影响,提出3种版图设计,对各种版图进行了仿真,分析ESD和射频性能,提出了最优的版图,满足射频集成电路应用的ESD保护电路。

基于工程教育认证的射频集成电路设计课程教学改革

文章以工程教育认证为背景,针对目前射频集成电路设计课程工程教育的一些突出问题,结合国际工程教育认证标准提出了课程教学改革的内容及方法。从课程教学改革目标、教学方法实施和课程考核三个方面简明扼要地介绍了课程工程教育教学改革的思路。

一种新的SOI射频集成电路结构与工艺

立足于与常规CMOS兼容的SOI工艺,提出了电子束/I线混合光刻制造SOI射频集成电路的集成结构和工艺方案。该方案只使用9块掩模版即完成了LDMOS、NMOS、电感、电容和电阻等元件的集成。经过对LDMOS、NMOS的工艺、器件的数值模拟和体硅衬底电感的初步实验,获得了良好的有源和无源器件特性,证明这一简洁的集成工艺方案是可行的。

军用射频集成电路技术发展趋势

目前,美国仍然占据世界国防军事微电子科学技术的主导地位,是军用微电子发展战略思想的引领者。长期以来,美国国防高级研究计划局(DARPA)策划并成功组织实施了许多先进军用集成电路发展项目。射频集成电路(RFIC)是实现通信、雷达、电子战系统的关键器件,是DARPA大力发展的重要技术之一。通过分析DARPA军用RFIC系列项目的现状和未来发展规划,提出了高速、高频、宽带、智能化的RFIC技术发展趋势。

CMOS射频集成电路中多级放大器级间耦合方法

传统的放大器电路级间耦合方法存在噪声系数达不到电路指标要求的情况,导致耦合效果较差。文中提出一种新的CMOS射频集成电路中多级放大器级间耦合方法。通过CMOS射频集成电路模型提取多级放大器的级间参数,利用输入输出参数完成放大器级间噪声系数的优化;在此基础上,构建级间耦合模型,实现多级放大器内部各级之间的能量传递。实验结果表明,传统方法的噪声系数达到1.71 dB,而文中方法的噪声系数最大仅为1.45 dB,且文中方法的能量传输过程损耗较小,整体耦合效果较好。

体硅CMOS射频集成电路中高Q值在片集成电感的实现

制作高Q值在片集成电感一直是体硅CMOS射频集成电路工艺中的一大难点,文章讨论和分析了体硅RFIC工艺中提高在片集成电感Q值的几种常用方法,这些方法都与CMOS工艺兼容。

CMOS射频集成电路的最新进展和应用

本文介绍RF(射频)CMOS集成电路的最新进展和应用。着重于深亚微米CMOS技术在实现高端射频(几十GHz频带)集成系统方面的潜能。首先,综述CMOS技术的主要特点,继而介绍CMOS射频集成电路的最新进展.其中有63GHz的毫米波段的CMOS压控振荡器,数据速率达50Gb/s的2:1多路复用器,40GHzCMOS低功耗注入锁定分频器,24GHzCMOS射频前端和17GHzISM/WLAN的CMOS射频前端等。同时,介绍CMOS射频集成电路的几种主要应用,如无线局域网和射频识别等。

射频集成电路的模拟技术

电路模拟是目前RFIC(射频集成电路)设计中主要的CAD工具,文章介绍了RFIC模拟的现状。首先简要叙述了电路稳态响应分析的试射法和谐波平衡法,这是RFIC模拟的基础技术。然后重点介绍了近年来出现的RFIC模拟中的一些新方法,包括基于Krylov子空间迭代的快速算法,包络法,多变量偏微分方程法等,指出了它们的各自的特点和适用的条件,最后讨论了今后的工作方向。

CMOS射频集成电路中器件模型的研究

采用硅材料CMOS工艺制造的射频集成电路具有低功耗、低成本和容易集成的优点。文章讨论了CMOS射频集成电路设计和制造中起关键作用的MOSFET高频模型和螺旋电感模型。为了验证模型,介绍了射频集成电路中的核心模块—低噪声放大器(LNA)—的设计实例。测试结果表明,该模型具有高效、实用的特点。

移动通信中的射频集成电路

介绍分析了在蜂窝和个人通信业务 (PCS)市场中适用于 RFIC的多种射频晶体管技术。Ga As HBT技术被作为介绍的基线 ,并且与目前已有的技术进行比较 ,得出对于射频应用 ,Ga AsHBT综合了 Si BJT和 Ga As FET两者优点的结论。文中还介绍了近年来国外 Ga As HBT MMIC,PHEMT MMIC和 In P HBT MMIC的研究进展情况。

射频集成电路周期稳态快速模拟算法的研究

使用拟牛顿 ( Newton)算法 ,不用计算 Jacobi矩阵 ,保留了 Newton法的超线性收敛特性 ,是求解大规模非线性方程组的有效方法。文章提出了应用拟 Newton法快速求解电路周期稳态响应的拟 Newton打靶法和拟 Newton谐波平衡法。实验结果表明 ,拟 Newton打靶法和拟

纳米尺度互连线寄生参数的仿真及应用于CMOS射频集成电路设计

本文给出了一种应用于电路版图仿真的互连线寄生参数模型。该模型基于物理现象的集总参数模型,模型各个参数都可以采用电磁场仿真软件提取得到。文中分析了模型的仿真精度,并通过仿真显示该模型有效性。最后,对该互连线的寄生参数模型应用于CMOS集成电路设计的流程进行了讨论分析。分析表明在集成电路设计中采用该模型可以根据电路设计要求进行调整互连线的尺寸,并可将互连线参数作为电路设计的一部分进行综合考虑,有助于提高电路综合性能。

射频集成电路校准技术综述

射频集成电路(RFICs)对工艺偏差、器件失配、器件非线性等引入的静态非理想因素以及温度变化、增益改变、输入/输出频率变动等引入的动态非理想因素所表现出的鲁棒性较差。该文深入挖掘影响射频集成电路性能的关键因素,并对典型的校准算法进行归纳和总结,为高性能射频集成电路设计提供理论支撑。