一种高效的小时延故障模拟方法

随着集成电路工艺尺寸不断缩小,电路规模不断增大,要得到很高的小时延故障覆盖率所需的测试向量越来越多,致使小时延故障模拟成本越来越高.为了降低模拟成本,提出一个高效的小时延故障模拟器.模拟方法中引入新的波形表达方式,按电路结构的拓扑顺序进行分级模拟,最后可得到每个故障的检测区间,并且应用时延故障概率分布来计算故障覆盖率.实验结果表明,此方法能大幅降低模拟时间和内存消耗.

一种新的小时延故障模拟器

现有的小时延故障模拟方法一般采用基于故障注入的串行模拟方法,是一个显式的故障处理过程,在时间上还有很大的改善空间。通过深入研究小时延故障的传播特点,采用波形模拟和临界路径追踪相结合的方法,实现了对小时延故障的隐式处理,开发了一种新的小时延故障模拟器。以扇出源为研究点,通过向后追踪与向前分组传播相结合的方法实现整个模拟过程,并通过电路划分和临界路径的识别,减少了对无关故障的模拟消耗。新的模拟器在适用性和速度上都具有明显的优势,对ISCAS89电路的实验结果表明,与现有的小时延故障模拟器相比,模拟速度能提升1～2个数量级。

一种新的小时延测试向量筛选方法

随着集成电路工艺尺寸不断缩小,电路规模不断增大,小时延测试所需的测试向量越来越多,因此小时延测试的成本越来越高。为降低测试成本提出了一种新的小时延测试向量筛选方法。提出的方法用固定型测试向量的组合来检测小时延故障,从组合的测试集中筛选出具有高小时延故障覆盖率的测试向量。最后仅用一个测试集就能同时对固定型故障、跳变故障、小时延故障进行有效的检测,从而大大节省了向量的存储空间。在ISCAS’85和ISCAS’89基准电路上用MinTest测试集进行的实验表明,提出的方法不但有很高的小时延故障覆盖率,而且向量个数的减少最高达到61倍。