期刊文献+
共找到25篇文章
< 1 2 >
每页显示 20 50 100
小步进功率数控衰减器的设计及实现方法 被引量:4
1
作者 邓玉芬 朱蕾 《微波学报》 CSCD 北大核心 2010年第S1期314-316,共3页
本文介绍了一种步进小、衰减范围大的数字功率衰减器的工作原理和设计电路,设计时分别运用了高速微波开关、精密固定衰减器和单片数控衰减器各自的优点,较理想地解决了小步进与大衰减范围之间的矛盾,获得了比较满意的结果。
关键词 小步进 大范围 快速稳定
下载PDF
基于DDS的Ka频段小步进捷变频频率综合器设计 被引量:8
2
作者 冯占群 李洪涛 宋旸 《无线电工程》 2017年第7期86-89,共4页
在通信、雷达和电子对抗系统中,频率综合器的频率步进、换频时间对系统的指标有重要影响。基于对DDS和锁相合成方式的理论分析和比较,结合DDS与锁相合成方式的优点,通过使用AD公司的最新DDS产品AD9914和优化设计,提出一种Ka频段宽带小... 在通信、雷达和电子对抗系统中,频率综合器的频率步进、换频时间对系统的指标有重要影响。基于对DDS和锁相合成方式的理论分析和比较,结合DDS与锁相合成方式的优点,通过使用AD公司的最新DDS产品AD9914和优化设计,提出一种Ka频段宽带小步进捷变频频率合成器的实现方案,对合成器的相位噪声、杂散抑制和换频时间指标进行了理论分析。结果表明,该频率综合器在24~32 GHz输出频率下,最小频率步进可以达到300 Hz,换频时间优于10μs。 展开更多
关键词 频率合成 小步进 捷变频 直接数字频率合成 锁相环
下载PDF
C频段小步进低相噪频率合成器的设计与实现 被引量:1
3
作者 冯占群 李青平 《产业与科技论坛》 2011年第21期106-107,共2页
本文介绍了C频段小步进低相噪频率合成器的设计与实现。在研制中通过采用混频式锁相环方案,大大降低了环内分频比,引入DDS激励PLL设计理念,选用低噪声器件,以及采用D/A预置方式引导捕获电路,从而实现了低相噪、低杂散、小步进等指标。... 本文介绍了C频段小步进低相噪频率合成器的设计与实现。在研制中通过采用混频式锁相环方案,大大降低了环内分频比,引入DDS激励PLL设计理念,选用低噪声器件,以及采用D/A预置方式引导捕获电路,从而实现了低相噪、低杂散、小步进等指标。并通过对频率合成器的指标分析,阐述了在混频式锁相环方案各部分的工作原理及在设计过程中需要注意的一些问题。 展开更多
关键词 DDS PLL 低杂散 低相位噪声 小步进
下载PDF
C波段大动态小步进数控衰减器设计 被引量:1
4
作者 李志强 《计算机与网络》 2012年第16期56-58,共3页
为了实现C波段大动态小步进数控衰减器的设计目的,提出了一种设计方法,详细介绍了利用I2C总线来控制一个数控衰减器单片和一个数控开关,数控衰减器单片来实现小步进控制,数控开关配合实现大动态的功率控制的原理.基于大量的仿真设计和... 为了实现C波段大动态小步进数控衰减器的设计目的,提出了一种设计方法,详细介绍了利用I2C总线来控制一个数控衰减器单片和一个数控开关,数控衰减器单片来实现小步进控制,数控开关配合实现大动态的功率控制的原理.基于大量的仿真设计和多次实际试验结果,分析了采用共面波导射频电路来改善驻波,减少插损,采用隔离器来改善2级数控衰减器阻抗匹配的设计步骤。最后给出一个设计实例,测试结果表明,这种设计方法思路简单,设计效率高。 展开更多
关键词 C波段 大动态 小步进 数控衰减 数控开 共面波导
下载PDF
一种小步进低相噪频率综合器的设计 被引量:1
5
作者 李洪涛 《数字技术与应用》 2021年第5期154-157,共4页
本文基于锁相频率合成技术、直接频率合成技术、直接数字频率合成技术及预置技术,通过多次变频方案,设计了一种小步进低相噪频率综合器,该频率综合器在输出频率8GHz~10GHz时,频率步进达到1μH z,相位噪声≤-120dBc/Hz@10kHz,杂散抑制≥7... 本文基于锁相频率合成技术、直接频率合成技术、直接数字频率合成技术及预置技术,通过多次变频方案,设计了一种小步进低相噪频率综合器,该频率综合器在输出频率8GHz~10GHz时,频率步进达到1μH z,相位噪声≤-120dBc/Hz@10kHz,杂散抑制≥70dB。 展开更多
关键词 频率综合器 小步进 DDS PLL 预置
下载PDF
10MHz-1GHz小步进跳频信号源方案设计 被引量:4
6
作者 左杜军 唐广 齐中斌 《微波学报》 CSCD 北大核心 2010年第S1期325-328,共4页
频率合成器是现代仪器、通信系统的核心部件,是决定系统性能的关键设备。目前,我国的射频测量仪器基本上还是西方发达国家的产品占主要市场,而且价格昂贵,因此研究低成本的频率源合成器显得尤为重要。本文介绍了10MHz-1GHz小步进跳频信... 频率合成器是现代仪器、通信系统的核心部件,是决定系统性能的关键设备。目前,我国的射频测量仪器基本上还是西方发达国家的产品占主要市场,而且价格昂贵,因此研究低成本的频率源合成器显得尤为重要。本文介绍了10MHz-1GHz小步进跳频信号源的实现方案及关键技术。在系统有一定相噪、杂散要求的前提下,鉴于输出频段相对带宽大,本方案采用下变频方法实现,其中小步进由DDS+PLL实现。整个系统由STC89LE52单片机控制,具有高跳频速度、成本低、体积小等优点。 展开更多
关键词 小步进 跳频 DDS PLL
下载PDF
C波段小步进频率合成器设计
7
作者 陈昌明 《仪表技术》 2007年第6期25-26,29,共3页
提出一种基于多环锁相+DDS结构的C波段小步进频率合成器系统。采用注入锁相振荡技术为DDS设计了高稳定、低相噪参考源,利用10MHz和100MHz整数步进环路改善了系统的杂散及相噪性能。该频率合成器工作频率范围为4.6~5.3GHz,频率步进... 提出一种基于多环锁相+DDS结构的C波段小步进频率合成器系统。采用注入锁相振荡技术为DDS设计了高稳定、低相噪参考源,利用10MHz和100MHz整数步进环路改善了系统的杂散及相噪性能。该频率合成器工作频率范围为4.6~5.3GHz,频率步进为1kHz。测试结果表明了合成器具有频谱纯、相噪低、杂散抑制能力强等特点,可满足实际系统需要。 展开更多
关键词 频率合成器 直接数字合成 相位噪声 小步进
下载PDF
具有小步进和低相噪的频率合成器的设计 被引量:3
8
作者 蒋佳男 马忠松 《现代电子技术》 北大核心 2018年第16期9-12,共4页
为了设计具有小步进和低相噪的频率合成器,分析了直接式、锁相式和直接数字式频率合成器的优缺点,以及结合锁相环与直接数字式频率合成器的多种设计方案。在此基础上,使用DDS激励PLL的频率合成技术,设计了满足多种指标的频率合成器。该... 为了设计具有小步进和低相噪的频率合成器,分析了直接式、锁相式和直接数字式频率合成器的优缺点,以及结合锁相环与直接数字式频率合成器的多种设计方案。在此基础上,使用DDS激励PLL的频率合成技术,设计了满足多种指标的频率合成器。该合成器的步进是1 Hz,当频率是10 k Hz时,合成器的相位噪声低于-90 d Bc/Hz,同时其输出带宽较大。 展开更多
关键词 频率合成 锁相环 低相噪 小步进 频率合成器 杂散
下载PDF
小步进跳频信号源方案设计 被引量:1
9
作者 董策 《通讯世界(下半月)》 2015年第12期39-39,共1页
频率合成器是现代仪器、通信系统的核心部件。我国现阶段的射频测量仪器价格昂贵,而且西方发达国家的产品占据主要市场。因此研究低成本的频率源合成器显得尤为重要。本文介绍了10MHz-1GHz小步进跳频信号源的实现方案及关键技术。在系... 频率合成器是现代仪器、通信系统的核心部件。我国现阶段的射频测量仪器价格昂贵,而且西方发达国家的产品占据主要市场。因此研究低成本的频率源合成器显得尤为重要。本文介绍了10MHz-1GHz小步进跳频信号源的实现方案及关键技术。在系统有一定相噪、杂散要求的前提下,鉴于输出频段相对带宽大,本方案采用下变频方法实现,其中小步进由DDS+PLL实现。整个系统由STC89LE52单片机控制,具有高跳频速度、成本低、体积小等优点。 展开更多
关键词 小步进 跳频 DDS PLL
下载PDF
X波段小步进频率合成器的设计及实现 被引量:2
10
作者 潘积文 李光灿 周长发 《电子技术应用》 北大核心 2010年第10期51-52,56,共3页
介绍一种小步进、低相位噪声的频率合成方法。采用直接数字合成(DDS)产生小步进信号,利用5 MHz整数步进锁相环与混频电路组合方式改善了合成器的杂散和相位噪声。
关键词 频率合成器 相位噪声 直接数字合成(DDS) 小步进信号
下载PDF
一种C波段小步进捷变频频率综合器的设计
11
作者 由法宝 张春荣 余铁军 《火控雷达技术》 2012年第2期59-62,共4页
本文介绍了一种小步进、低相噪、低杂散、捷变频锁相频率综合器的设计与实现,本设计选用超低相噪锁相环芯片,采用小数分频实现小步进,通过双锁相环"乒乓"工作实现捷变频,经过对环路参数的精心设计,较好的实现了相位噪声、杂... 本文介绍了一种小步进、低相噪、低杂散、捷变频锁相频率综合器的设计与实现,本设计选用超低相噪锁相环芯片,采用小数分频实现小步进,通过双锁相环"乒乓"工作实现捷变频,经过对环路参数的精心设计,较好的实现了相位噪声、杂散等技术指标。 展开更多
关键词 小步进 低相噪 低杂散 捷变频 锁相频率综合器
下载PDF
多环小步进频综杂散分析与设计 被引量:1
12
作者 张广栋 刘德喜 田立卿 《遥测遥控》 2007年第S1期187-191,共5页
对多环混频锁相式小步进频综的杂散和相噪等关键指标进行理论分析,对杂散规律、杂散电平及杂散频率给出简单、有效的工程数学方法。在此基础上设计实现S/C频段宽带小步进高性能频综,带宽分别为500MHz/1300MHz,杂散电平<-75dBc。
关键词 小步进 杂散 多环
下载PDF
低相噪小步进频率综合器的设计 被引量:2
13
作者 张寅 《中外企业家》 2013年第12S期212-212,214,共2页
频率综合器是电子通信系统的核心部件之一,在电子通信系统中起着非常关键的作用。随着电子技术的高速发展,对频率综合器的指标要求越来越高,超宽带、低噪声、小步进、低杂散都是频率综合器的发展方向,随着微电子技术的发展,更多的新器... 频率综合器是电子通信系统的核心部件之一,在电子通信系统中起着非常关键的作用。随着电子技术的高速发展,对频率综合器的指标要求越来越高,超宽带、低噪声、小步进、低杂散都是频率综合器的发展方向,随着微电子技术的发展,更多的新器件被开发出来并应用到频率综合器中,使频率综合器的性能有了大幅的提升,尤其是DDS的出现,使得小步进、低相噪频率综合器的实现方案变得简单许多。但是DDS的应用也有着很大的局限性的,其输出频率较低,在某些频点上具有较高的杂散。本文给出了一种采用DDS+PLL技术实现的小步进、低相噪的L波段频率综合器。 展开更多
关键词 低相噪 小步进 频率综合器 设计
下载PDF
多环小步进频率合成器输出相位杂散分析
14
作者 刘卫东 苏秀臣 《电信技术研究》 1994年第10期1-4,共4页
关键词 频率合成器 多环小步进 输出相位 杂散分量
下载PDF
一种便捷的IFM自动化测试系统
15
作者 王琰 赵鹏 《计量与测试技术》 2024年第5期87-88,92,共3页
随着微波组件集成度的提高及测试指标的增多,传统手动测试方法的低效率已对其可测试性造成了阻碍,导致了生产效率低下。为提高测试效率,设计了一种基于虚拟仪器开发软件的自动测试系统,并对其在瞬时测频接收机(IFM)自动化测试中的应用... 随着微波组件集成度的提高及测试指标的增多,传统手动测试方法的低效率已对其可测试性造成了阻碍,导致了生产效率低下。为提高测试效率,设计了一种基于虚拟仪器开发软件的自动测试系统,并对其在瞬时测频接收机(IFM)自动化测试中的应用进行分析。结果表明:该测试系统具有测试速度快、测试结果准确、测试结果自动保存等优点,可极大地提高组件的测试效率。 展开更多
关键词 虚拟仪器 微波组件 自动测试 瞬时测频接收机 工控机 灵敏度 小步进 扫频
下载PDF
基于DDS+PLL的频率合成方法研究
16
作者 王锋 郭中会 +2 位作者 庞洋 张一萌 陈鹏 《环境技术》 2024年第4期155-159,共5页
针对传统的PLL在小数分频时引起的边界杂散问题,采用DDS作为PLL的参考时钟,通过动态调整DDS的输出频率及PLL的整数分频比,使PLL在整数分频模式下仍具有小步进的合成频率精度。经过理论分析和实测实验验证了方案的可行性,实测实验表明,采... 针对传统的PLL在小数分频时引起的边界杂散问题,采用DDS作为PLL的参考时钟,通过动态调整DDS的输出频率及PLL的整数分频比,使PLL在整数分频模式下仍具有小步进的合成频率精度。经过理论分析和实测实验验证了方案的可行性,实测实验表明,采用DDS+PLL方案合成频率可以有效解决整数边界杂散,并实现了最大9.31 Hz的频率步进精度。 展开更多
关键词 小数分频 边界杂散 DDS激励PLL 小步进 频率精度
下载PDF
基于DDS技术L波段小步进低相噪频率源设计与实现 被引量:10
17
作者 梁孝彬 石玉 王轩 《电子元件与材料》 CAS CSCD 2015年第5期54-57,共4页
将DDS技术应用于超短波射频通信频率源中,比较了几种常见的小步进频率源的设计方案,设计实现了一种"锁相环-直接数字频率合成器-锁相环"(PLL+DDS+PLL)结构的高性能频率源。与传统的频率源设计相比,新的设计更能够满足工程应用过... 将DDS技术应用于超短波射频通信频率源中,比较了几种常见的小步进频率源的设计方案,设计实现了一种"锁相环-直接数字频率合成器-锁相环"(PLL+DDS+PLL)结构的高性能频率源。与传统的频率源设计相比,新的设计更能够满足工程应用过程中小步进、低相噪、高集成度的需求;设计频率源输出频率范围为1 766.5~1 771.5 MHz,步进0.000 5 Hz,相位噪声在距输出频率10 k Hz处小于–95 d Bc,杂散抑制度优于70 d Bc。 展开更多
关键词 频率源 锁相环(PLL) 直接数字频率合成(DDS) 小步进 低相噪 高集成度
原文传递
低相噪捷变频毫米波频率源的研制 被引量:3
18
作者 徐建华 陈静 丁海春 《固体电子学研究与进展》 CAS CSCD 北大核心 2016年第4期274-278,共5页
基于整数和小数分频锁相原理,采用双锁相源+混频方案,实现了一种可用于毫米波雷达系统的低相噪、小步进、捷变频毫米波频率源。实测结果表明:该频率源产品在31.0~32.5GHz频带范围内,相位噪声可达-90dBc/Hz@1kHz,跳频时间小于10μs,跳频... 基于整数和小数分频锁相原理,采用双锁相源+混频方案,实现了一种可用于毫米波雷达系统的低相噪、小步进、捷变频毫米波频率源。实测结果表明:该频率源产品在31.0~32.5GHz频带范围内,相位噪声可达-90dBc/Hz@1kHz,跳频时间小于10μs,跳频步进100kHz,最低杂散抑制低于-60dBc。 展开更多
关键词 低相噪 小步进 捷变频 毫米波
下载PDF
一种双环串联频率综合器的设计
19
作者 李洪涛 《数字技术与应用》 2021年第6期170-173,共4页
频率源是各种微波系统中的重要组成部分,与电子设备的核心功能指标息息相关,直接影响到整个系统的性能。本文基于锁相频率合成技术和直接数字频率合成技术,设计了一种双环串联频率综合器,该频率综合器在输出频率5GHz~10GHz时,频率步进达... 频率源是各种微波系统中的重要组成部分,与电子设备的核心功能指标息息相关,直接影响到整个系统的性能。本文基于锁相频率合成技术和直接数字频率合成技术,设计了一种双环串联频率综合器,该频率综合器在输出频率5GHz~10GHz时,频率步进达到1×10^(-9)Hz,杂散抑制≥75dB,相位噪声优于-125dBc/Hz@10kHz。 展开更多
关键词 频率综合器 小步进 DDS 相噪 PLL
下载PDF
DDS+PLL宽带频率合成器的设计与实现 被引量:1
20
作者 宋庆华 徐正芳 《半导体技术》 CAS CSCD 北大核心 2008年第8期734-736,共3页
采用DDS+PLL技术实现频率合成器,其特点是宽频带(3-6GHz)、小步进(1kHz)、低相位噪声,频率捷变。对其进行了理论分析,描述了宽频带和小步进的实现方式,相位噪声以及频率捷变的确定问题。频率合成器由DDS、锁相环路、压控振荡器、... 采用DDS+PLL技术实现频率合成器,其特点是宽频带(3-6GHz)、小步进(1kHz)、低相位噪声,频率捷变。对其进行了理论分析,描述了宽频带和小步进的实现方式,相位噪声以及频率捷变的确定问题。频率合成器由DDS、锁相环路、压控振荡器、放大电路、参考信号和数据处理等电路组成。压控振荡器的信号经过功分、分频、下混频,滤波后和晶振信号在锁相环路进行鉴相,生成误差电压来控制VCO的频率,同时通过改变DDS的频率得到小步进、低相位噪声的输出信号。 展开更多
关键词 直接频率合成器 相位噪声 小步进
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部