遗传算法在层次化验证平台中的应用

在当前SoC验证领域中,如何提高验证平台的可靠性和效率是一个迫切需要解决的问题。传统的向量产生方法存在着效率低、覆盖率不高等缺陷。本文介绍了一种基于遗传算法的随机向量产生器。它结合覆盖率驱动技术,能够自动搜索适合于待测模块的测试激励。与传统的向量生成方法相比,基于遗传算法的产生器极大地提高了验证效率,并且减轻了验证工程师的工作,缩短了芯片上市的时间。

SOC层次化验证方法及应用

首先对SOC功能验证做了简要介绍,然后主要讨论了功能验证中的层次化验证方法,并以一个基于AMBA总 线架构的SOC系统为例,从模块级、子系统级和系统级三个方面分别阐述了如何用层次化的方法进行验证。层次化验证方 法主要分三层,第一层测试主要验证接口协议;第二层测试是对随机产生的大量的交易序列的测试;第三层测试主要是对 特定的逻辑功能进行验证。每一层都是构建于其他层之上,这使得层与层之间衔接非常紧密,以便于在完成了第一层的测 试之后可以快速地扩展到第二层进行测试,层次化验证方法的应用大大地提高了验证环境的执行效率。

片上多处理器的层次化高速测试和验证技术

片上多处理器的体系结构具有高效、低功耗的特点,但由于整体逻辑规模较大,且存储系统有一致性的要求,因此其模拟器测试和验证的计算量大、复杂度高,整体采用传统的形式化测试方法测试速度慢.运用分隔测试技术可以在测试过程中降低整体计算的复杂度,将使用传统测试方法不能测试的复杂系统测试简单化;利用随机程序生成技术可以减少测试人员编写测试程序的时间并加速发现系统的错误,并行测试技术可以快速低功耗检验片上多处理器存储器系统的功能并具有良好的可扩充性.将上述测试方法集成在片上多处理器的测试中,能够对整体的计算量进行合理的分割和并行化,迅速定位整个系统的错误,大大缩减所需要的测试时间,降低了测试人员的工作量,提高测试结果的覆盖率和可信性.

验证包含黑盒的电路设计的有效方法

在超大规模集成电路设计中 ,为了进行早期的设计错误检测与调试或层次化验证 ,常常需要使用含黑盒的设计验证方法 .该文提出了一种结合逻辑模拟和布尔可满足性的黑盒验证方法 ,用于验证设计中黑盒外部的功能正确性 .该方法使用量化的合取范式 (CNF)来表示电路中出现的未知约束 ,并且不需要修改电路结构 ,有效地节省了计算资源 .此外 ,通过使用随机并行模拟增强了可满足性算法的错误检测能力 .通过对ISCAS’85电路的实验表明了该方法不仅比以往同类算法速度快 ,而且具有较好的错误检测能力 .

RVM在SoC验证中的应用及覆盖率驱动技术

介绍了RVM的层次化验证平台的结构,描述了RVM提供的基类和它们相互之间的关系。并且以USB为例,给出了利用RVM搭建模块级验证平台的方法,阐述了基于代码覆盖率和功能覆盖率的覆盖率驱动技术。

列车通信网络控制器的综合验证

列车通信网络对安全性和可靠性提出更高的要求,如何保证网络控制器设计的正确性和可靠性成为确保列车安全运行的关键因素之一。本文以高级验证方法学为指导搭建列车网络控制器的层次化验证环境,提出网络拓扑级验证模型和错误注入机制,并对验证结果进行深入分析。实验结果表明:该验证方法增强验证组件的重用性,弥补传统方法的不足,有效提高了验证效率。

利用RVM搭建可重用SOC验证平台

介绍了当前SOC验证领域的可重用性策略和RVM层次化验证平台的结构;以USB为例,给出了利用RVM搭建模块级验证平台的方法;阐述了如何使RVM验证平台重用于不同的IP核之间,以及如何把模块级验证平台重用到系统级验证平台上。

基于VMM验证方法学的MCU验证环境

随着SystemVerilog成为IEEE的P1800规范,越来越多的项目开始采用基于SystemVerilog的验证方法学来获得更多的重用扩展性、更全面的功能覆盖率,以及更合理的层次化验证结构。本文主要提出了一种基于SystemVerilog的VMM验证方法学的验证环境。在这个验证环境中,验证了一个8位的MCU,这个MCU主要应用在数据卡项目中,主要特点是时钟周期与指令周期相等,并且相对于标准MUC指令需要时钟周期较少。通常验证MCU都会应用以前的16进制代码读入ROM中,通过仿真观察波形以及输出来确认功能正确,每次只能根据实际应用程序测试对应的一部分MCU功能,缺少一个量化的指标,而且每次改动MCU,需要重新检查结果,效率比较低,而且验证质量无法保证。这里实现了用SystemVerilog来搭建一个基于VMM验证方法学的可移植、重用、扩展、完全自动检查、具有层次化结构的MCU验证平台。这里运用了VMM方法学,设计了一个层次化的验证结构,可以较简单地移植并验证其他类型的MCU,抽象了MCU指令,并且通过约束产生随机指令激励,可以实现遍历所有指令以及地址,另外功能覆盖率模型帮助能够收集并监测覆盖率。