基于测试操作划分的低峰值功耗扫描测试

提出了对同一时钟域中寄存器的测试操作进行划分的方法来降低测试峰值功耗,并且这种划分不需要重新生成测试向量,支持划分前生成测试向量的复用.实验表明,在稍微增加测试时间的条件下,所提出的测试方法能同时降低电路的峰值功耗、平均功耗和能耗.

峰值功耗优化的力引导调度算法

提出了基于单周期操作和多周期操作的峰值功耗优化的力引导调度算法。该算法运用传统力引导调度算方法的基本思想,通过对力相关参数的重新设置,实现了调度过程对周期功耗的平衡分布,从而达到了峰值功耗最小化的目标。实验结果显示,在控制步数目和资源数目相同的情况下,该算法在峰值功耗优化方面比传统的力引导调度算法有所改进,与基于整数线性规划的算法基本相当。

基于数据流图划分的低峰值功耗扫描测试

扫描测试作为数字集成电路设计中最常用的可测性设计方法,能显著提高电路的可测性,但同时也会引起测试功耗问题。本文采用划分待测电路数据流图的方法降低测试峰值功耗。实验表明,在稍微降低故障覆盖率的条件下,本文提出的测试方法能显著降低测试的峰值功耗,同时也能降低平均功耗和能耗。

一种面向多周期操作的峰值功耗优化调度算法

提出一种多周期操作峰值功耗优化的改进力引导调度算法.该算法将功耗作为力的参数,能够在调度过程对多周期操作功耗进行平衡分布,实现了降低峰值功耗的目标.实验结果表明,在给定的控制步数和资源数相同情况下,该算法峰值功耗比传统的力引导调度算法低,与整数线性规划算法基本相当.

集成电路低峰值功耗研究

随着手持设备的兴起和芯片对晶片测试越来越高的要求,内建自测试的功耗问题引起了越来越多人的关注。本文对目前内建自测试的可测性设计技术进行了分析,并提出了折叠种子优化降低节点峰值功耗模型,通过调整种子结构和测试向量的相关性的办法来避免过高的SoC测试峰值功耗。采取了屏蔽无效测试模式生成、提高应用测试向量之间的相关性以及并行加载向量等综合手段来控制测试应用,使得测试时测试向量的输入跳变显著降低,从而大幅度降低节点的峰值功耗。实验结果表明,该方案可以有效地避免BIST并行执行可能带来的过高峰值功耗。

一种新型低峰值功耗的BIST设计研究

随着手持设备的兴起和芯片对晶片测试的要求越来越高,内建自测试的功耗问题引起了越来越多人的关注。文章对目前内建自测试的可测性设计技术进行了分析,并提出了折叠种子优化降低节点峰值功耗的模型,通过调整种子结构和测试向量的相关性的办法来避免过高的SoC测试峰值功耗。采取了屏蔽无效测试模式生成、提高应用测试向量之间的相关性以及并行加载向量等综合手段来控制测试应用,使得测试时测试向量的输入跳变显著降低,从而大幅度降低节点的峰值功耗。实验结果表明,该方案可以有效地避免BIST并行执行可能带来的过高峰值功耗。

基于低功耗的BIST测试生成结构优化设计

针对内建自测试(Built-In Self-Test,BIST)技术的伪随机测试生成具有测试时间过长,测试功耗过高的缺点,严重影响测试效率等问题,提出一种低功耗测试生成方案,该方案是基于线性反馈移位寄存器(LFSR)设计的一种低功耗测试序列生成结构——LP-TPG(Low Power Test Pattern Generator),由于CMOS电路的测试功耗主要由电路节点的翻转引起,所以对LFSR结构进行改进,在相邻向量间插入向量,这样在保证原序列随机特性的情况下,减少被测电路输入端的跳变,以ISCAS'85基准电路作为验证对象,组合电路并发故障仿真工具fsim,可得到平均功耗和峰值功耗的降低,从而达到降低功耗的效果。验证结果表明,该设计在保证故障覆盖率的同时,有效地降低了测试功耗,缩短了测试序列的长度,具有一定的实用性。

高层次综合中基于整数线性规划模型的多目标功耗优化算法

考虑峰值周期功耗和峰值模块功耗的同时优化,并尽可能地降低电路的功耗时延乘积指标.利用参数化功能单元库中各个功能模块的具体物理信息,在多供电电压、多调度周期模式下,建立了整数线性规划模型及其相应的6组约束条件,并将高层次综合中的调度过程和功能单元的绑定过程统一起来进行了模型化.文中算法已经成功地应用到自行开发的高层次综合工具之中,算法中得到的数据结果可以直接用于下一步的布图规划.对测试用例的实验进一步说明:同时优化峰值周期功耗和峰值模块功耗可以取得更好的综合结果,并且改善功耗时延乘积项的值(平均降低了30%),提高电路的可靠性和稳定性.

多核微处理器体系结构级功耗模型分析

利用FT-SHSim 模拟工具平台,对主流的微处理器核心模型SMT(同步多线程,simultaneous multithreading)和MSS(适度超标量,moderate superscalar)进行建模。采用先进CMOS工艺,在体系结构级进行功耗评估的模拟实验,得到不同微处理器结构的工艺需求和不同工艺下同微处理器结构可以实现的性能及所需的规模,为微处理器设计的早期阶段提供工艺需求与实现方法的参考价值,从而实现提高设计质量、缩短设计周期、加快设计收敛的目的。研究结果表明:在最小线宽为22nm的工艺下,128 核SMT处理器模型峰值功耗为116W,64核MSS处理器峰值功耗为161W。

基于RAPL的机群系统功耗限额控制

功耗管控是高性能计算系统和分布式数据中心管理的热点问题。当机房供电受限时需要对机群系统的功耗上限进行控制,使有限的电力适应供电容量的动态变化。为此,设计并实现一个基于RAPL的功耗限额控制系统。建立机群系统功耗模型,利用RAPL对CPU功耗限额的控制能力并结合功耗差额测量方法,将机群系统功耗上限控制在设定限额内,在此基础上尽可能减少程序性能的损失。实验结果表明,在较小的性能损失下,该系统可有效降低峰值功耗并将其稳定在限额内。

带有过温保护功能的低功耗音频功率放大器

设计了一种用于驱动耳机的AB类音频功率放大器芯片。针对音频功放耗电快和芯片温度过高而损坏的问题,通过减小差分输入对尾电流源的大小,让MOS管工作在亚阈值区,降低了电路功耗;通过增加过温保护电路,对芯片进行有效的温度保护。Cadence仿真结果表明,该电路获得了较高的峰值负载功率与静态功耗比值为21. 2,具有较高的电源效率。过温保护电路在136℃时开启过温保护,温度回落到80℃时核心放大电路重新开启,电路具有56℃的温度滞回区间。测试结果表明,电路可在负载为16Ω时工作,提供92. 4 m W的功率。芯片面积在0. 5μm标准CMOS工艺下为0. 893 mm^2。

顺应潮流 节能第一——AMD Athlon X2 BE-2350评测

随着技术的发展,GPU和CPU的发展非常迅猛,我们在体验速度快感的同时,电脑的功耗无形中已经增加了很多。随着架构和制造工艺的提高,低功耗的CPU已经成为厂商的研发重点,其中AMD的低功耗版本更为惹人注目。今天,我们就为大家介绍AMD最新的一款峰值功耗仅为45W的Athlon X2 BE-2350处理器。

原生+12VHPWR技嘉UD1000GM PG5电源

如今的旗舰级显卡功耗越来越高,像NVIDIA GeForce RTX 3090 Ti的TDP就达到了450W,还不算峰值功耗。目前一个单8pin电源接头的供电只能达到150W左右,如果要满足它的功耗,至少需要3个8pin,也就是总共24pin的插槽。为什么不将单个插头的供电能力提高一些呢?于是NVIDIA设计了12VHPWR(PCIe 5.0 CEM)供电接头,并加入了4pin边带信号(sideband signal)接口。不过此前并没有电源支持它,还需要通过转接头使用。前不久,技嘉推出了一款额定1000W功率的PCIe 5.0电源UD1000GM PG5,就提供了对这一接口的支持。

NXP BZA462A四倍ESD瞬态电压抑制器

概述单芯片瞬态电压抑制器二极管采用6引脚SOT457（SC-74）封装,可在6.2V电平下提供4位宽度的ESD瞬态抑制。·通过AEC认证特性·ESD额定值大于15k V,符合IEC1000-4-2标准·SOT457表贴封装·共阳极配置·非箝位电压范围-0.5V6.2V·最大反向峰值功耗:24W@tp=1ms·峰值脉冲电流下的最大箝位电压:9V@IZSM=2.

动态

“天河”新一代超级计算机系统启动运行10月9日,国家超级计算长沙中心“天河”新一代超级计算机系统运行启动仪式在湖南大学举行。作为解决国家经济建设、社会发展、科学进步、国家安全和国防建设等领域一系列重大挑战性问题的重要手段,超级计算现已成为世界各国特别是大国争夺的战略制高点。国家超级计算长沙中心主机系统升级项目由湖南省、长沙市和岳麓山国家大学科技城共同出资,湖南大学负责建设。系统采用国防科技大学“天河”新一代超级计算机技术,峰值计算性能每秒20亿亿次高精度浮点运算、数据存储能力2000万吉字节、峰值功耗不高于8兆瓦,算力水平国际先进、国内领先。

测量技术与设备

0505862基于测试操作划分的低峰值功耗扫描测试[刊,中]/李锐//应用科学学报.—2004,22(2).—167-172(D)提出了对同一时钟域中寄存器的测试操作进行划分的方法来降低测试峰值功耗,并且这种划分不需要重新生成测试向量,支持划分前生成测试向量的复用。实验表明,在稍微增加测试时间的条件下,所提出的测试方法能同时降低电路的峰值功耗、平均功耗和能耗。

印制电路与集成电路

Y2001-62925-189 0208133CMOS 电路串联电压噪声边限=Series-voltage noisemargin of CMOS[会,英]/Szabo,A.＆ Burkovic,Z.//2000 IEEE Mediterranean Electrotechnical Conference,Vol 1 of 3:Regional Communication and InformationTechnology.—189～192(E)

瞬态电压抑制器TVS的特性及应用

瞬态电压抑制器（Transient Voltage Suppressot）简称TVS，是一种二极管形式的高效能保护器件，有的文献上也为TYP、AJTVS、SA3TVS等。当TVS二极管的两极受到反向瞬态高能量冲击时，它能以10-12秒量级的速度，将其两极间的高阻抗变为低阻抗，