浅谈嵌入式处理器体系结构

嵌入式系统一般指非PC系统,它包括硬件和软件两部分。其中嵌入式处理器是嵌入式系统硬件的核心。详细介绍了流行的嵌入式处理器体系结构及性能,分析了嵌入式处理器对嵌入式系统性能的影响及发展趋势。

一种面向数字信号处理的嵌入式处理器体系结构设计

针对数字信号处理在嵌入式领域中的广泛应用,并基于数字信号处理程序的特征,本文提出了一种专门面向嵌入式应用中数字信号处理的处理器体系结构。该体系结构的设计建立在传输触发体系结构的基础上,并加入了针对sin/cos求值的特殊功能单元对性能进行加速。测试结果表明,这种体系结构对数字信号处理核心程序的运行具有极高的性能,并且具有硬件结构简单、易于开发的特征。

ARM微处理器体系结构及其嵌入式SOC

嵌入式微处理器是体系结构研究领域的一个热点。文章从微处理器设计者的角度出发，对在嵌入式系统当中应用广泛的32位ARM微处理器系列的体系结构作了研究和探讨，简要介绍了3种当前市场上流行的、典型的基于ARM的SOC芯片。

嵌入式RISC处理器体系结构并行技术的研究

本文通过对目前国内外主流嵌入式处理器体系结构创新与发展的研究,着重从处理器体系结构中RISC规则的突破、数据处理、多线程、多核处理器的构成等多种并行技术的应用,对提高系统运行效率和降低运行功耗,作了较为全面的分析,同时研究了这些并行机制的实现技术。研究表明,嵌入式处理器结构中并行技术的应用,是应对目前嵌入式应用高性能、低功耗挑战的有效方法。

嵌入式DSP处理器的体系结构设计

本文就总线结构、指令系统、存储系统、流水线、寻址方式等几个方面对一个嵌入式DSP处理器μDSP的体系结构设计进行了详细的阐述。

从ARM体系看嵌入式处理器的发展

文章介绍了ARM体系的发展历史,它的指令集特点,程序模型和利用ARM体系处理器的软件开发和硬件调试过程。同时从ARM体系,我们也可以看到RISC在嵌入式处理器领域的优势所在,以及它们将来必然在SOC(系统芯片)中获得广泛应用。

Blackfin嵌入式媒体处理器的体系结构

引言 针对高级媒体处理要求高速信号处理和控制功能并举的应用需求,美国模拟器件公司(简称ADl)开发出了兼备上述功能的单芯片Blackfin系列媒体处理器,主要用于对多媒体应用中很普遍的实时数据流和通常由MCU操纵的控制任务进行处理.Blackfin处理器通过把信号处理模块[例如双MAC和视频运算器(ALU)]和典型的MCU功能(例如操作模式和内存管理单元)结合起来,提供了一种设计嵌入式多媒体系统的集成方法.本文主要介绍Blackfin处理器能在一个复杂的多媒体系统中完成DSP和MCU两种任务的体系结构和功能特点.

基于可复用IP方法的32位嵌入式微处理器结构设计

介绍了一种基于可复用 IP方法进行 3 2位嵌入式微处理器结构设计的方案。该结构中 IP模块均自行设计 ,接口符合 AMBA总线规范。仿真结果表明 ,设计达到预期的功能要求。

基于ARM体系看嵌入式处理器的发展

随着科技的巨大进步,嵌入式技术的发展越来越成熟,嵌入式处理器逐渐成为应用的主流,并且有逐渐占领中高端市场的趋势。本文介绍ARM体系的历史以及发展过程,ARM体系的指令集,嵌入式处理器,同时在ARM体系中看到嵌入式处理器的优势所在,以及未来发展的潜力以及挑战。

异构多核处理器体系结构设计研究

多核技术成为当今处理器发展的重要方向,异构多核处理器由于可将不同类型的计算任务分配到不同类型的处理器核上并行处理,从而为不同需求的应用提供更加灵活、高效的处理机制而成为当今研究的热点。本文从体系结构的角度探讨了异构多核处理器设计中的关键点,从内核结构、互连方式、存储系统、操作系统支持、测试与验证、动态电压调节等方面分析了异构多核处理器对体系结构设计带来的挑战。最后本文针对高性能应用和嵌入式实时应用分析了异构多核在这两种应用中的设计关键点,指出了高性能异构多核在性能提升、内核数量以及嵌入式异构多核在实时性、低能耗需求等方面的设计难点和研究方向。

超标量TURB052嵌入式微处理器结构设计

介绍了TURBO52的研究背景及技术路线,在保持对经典8051指令集后向兼容的前题下,通过重新进行结构设计来提高系统性能。介绍了指令流水线的结构设计,包括两路超标量结构、分支预测、动态执行和存储管理。在FPGA上运行真实控制系统应用程序测试表明,在相同工作频率下运行一系列系统软件可达经典8051的30倍以上,最高指令吞吐率每时钟周期两条指令。但由于未实现三级存储体系和数据高速缓存,工作在100 MHz以上性能的提升会受限。

一种高性能的嵌入式微处理器:银河TS-1

银河TS 1嵌入式微处理器是国防科学技术大学计算机学院设计的 32位嵌入式微处理器 ,完全正向设计 ,具有自主版权 .在体系结构上采用RISC内核 ,六级流水线 ,具有独立的数据Cache和指令Cache .特别的 ,TS 1具有两个取指部件的动态指令调度机制 ,拥有面向嵌入式应用的向量处理机制 ,采用基于内容复制 /交换的寄存器窗口技术的中断处理机制 ,支持WISHBONEIP核互连接口规范 ,具有良好的扩展性 .本文主要介绍TS 1的RISC核心设计思想和关键实现技术 ,最后给出性能评测结果 .TS 1设计已经在Altera的FPGAEP2 0K4 0 0EBC上面得到了验证 ,主频可以达到 36 .7MHz.

一种可编程安全处理器体系结构的研究与实现

提出了一种可编程安全处理器PSP(Programm ab le Security Processor)的体系结构,该体系结构由SPARC V8处理器内核、AHB片上总线及密码算法模块等部分构成,密码算法模块通过AHB总线与处理器内核进行高速交互.FPGA原型实现表明,该安全处理器能通过SPARC指令编程进行灵活控制,密码算法模块可以按需配置,能够满足嵌入式计算中对安全性和灵活性的需要.

一种嵌入式协处理器的设计

文章介绍了嵌入式协处理器LSC87的结构和控制方式。LSC87为与Intel8087指令功能全兼容的嵌入式协处理器,研制中采用了Top_down完全正向设计流程。选择微程序作LSC87数据路径的控制以便于支持所有7种类型定浮点操作数与6种异常的屏蔽和非屏蔽处理,其中部分数据路径部件还组合了硬连线控制,使LSC87不仅对复杂操作的处理可控性好,而且有利于数值迭代计算的简单快速实现。

ARMv4指令集嵌入式微处理器设计

针对当前采用ARMv4指令集的嵌入式微处理器使用冯·诺依曼结构,数据和指令共用一条总线导致数据吞吐量降低的问题,设计了一款新架构微处理器。首先,采用哈佛结构独立的数据总线和指令总线,数据带宽提升一倍;其次,采用单周期32位乘法器,其计算速度是目前嵌入式乘法器计算速度的2倍;此外,利用资源共享,一个乘加器完成6种不同乘法和乘加指令,一个逻辑左移寄存器完成逻辑左移、逻辑右移、算术右移、循环右移4种功能。整个工程在Altera EP4CE30 FPGA芯片上进行物理验证。实验结果表明,通过改进,设计的嵌入式微处理器性能有所提升。

基于ARM微处理器的嵌入式PPP软件模块的实现

近年来基于ARM体系结构的32位微处理器得到了广泛重视, 而PPP协议提供了在串行点到点链路上传输数据的途径,是一种管理两点间会话的有效方法。正在取代SLIP成为点到点网络标准。本文在32位ARM微处理器上实现了嵌入式PPP软件模块,为整个模块通过GPRS无线网连接到Internet上提供了链路连接。如果把此模块嵌入到各类仪器仪表中,从而可以通过Internet实现仪器仪表的远程数据通讯。

FT2000A处理器嵌入式操作系统适配技术研究

文章介绍了一种嵌入式操作系统在国产FT2000A处理器上的适配方案。适配中解决的主要问题包括,系统引导程序开发、处理器体系结构适配和设备驱动开发三部分。文章以国产嵌入式操作系统天脉1为例,对该方案进行了验证,证明了方案的可行性。

MPC8xx系列处理器的嵌入式系统复位电路设计

MPC8xx系列微处理器是基于PowerPC体系结构的嵌入式处理器,基于此类处理器的嵌入式系统设计将会涉及到许多特殊问题,复位电路设计就是其中之一。本文根据 MPC8xx系列处理器复位模块的结构与特性,介绍基于MPC8xx系列处理器的嵌入式系统复位电路设计方法,并且给出实用电路。