密码嵌入式处理器中高速缓存的研究与设计

为了提高密码嵌入式处理器的运行效率,给出了一种哈佛结构的高速缓存(Cache)设计,包括指令Cache(iCache)和数据Cache(dCache)。采用双端口RAM和较低的硬件开销设计了标签存储器和指令/数据存储器,并描述了iCache和dCache控制流程。实现时配置iCache容量为4KB、dCache容量为8KB,并完成了向密码嵌入式处理器的集成。FPGA验证结果表明其满足处理器的应用要求;性能分析结果表明,采用Cache比处理器直接访问主存在速度上至少提高5.26倍。

嵌入式可信平台构建技术研究

为了解决嵌入式终端缺乏完整性度量和应用软件任意执行的问题,在研究可信计算技术、嵌入式可信密码模块和服务模块的基础上,通过引入星形链可信传递模型和软件签名验证机制,设计了在内核空间软件签名验证的实现方案,构建了针对嵌入式设备的可信平台体系结构。该嵌入式可信平台可保证终端的完整性和应用软件的可信启动,可防止恶意代码的破坏,有效提高了嵌入式终端设备的安全性和可信性。

可信终端从幕后到台前——瑞达可信计算平台问路市场

积淀四年之功 当可信计算的潮涌渐生渐长之际,2004年10月18日,国家密码管理委员会以沈昌祥院士和周仲义院士为主任的技术鉴定委员会,对瑞达公司研制的SQY1 嵌入式密码计算机的技术鉴定工作也正在悄然进行.