应用于JPEG2000的高性能离散小波变换VLSI结构

提出将JPEG2 0 0 0小波变换单元的熵编码单元作为整体进行设计 ,在两个单元间建立基于流水线的处理方式 ,充分考虑了JPEG2 0 0 0中两个单元间处理的一致性和资源共享性 ,提高了系统的处理速度 文中的结构具有灵活的可配置性 ,可以根据需要选择不同的小波滤波器 ,能够选择小波分解的次数 ,选择小波变换过程中数据延拓方式等 对硬件实现时的有限精度效应进行分析 ,确定了整个处理单元数据通路的数据宽度 最后 ,采用SMIC的 0 18μm工艺验证了文中的结构 ,整个结构约为 6 6 0 0等效门 ,最高处理速度约为 30 0MHz ;同时 ,文中结构还在Xilinx的XC2V2 0 0 0FPGA上进行了具体实现 与相关的结构进行性能比较结果表明 ,文中结构在设计复杂度。

JPEG2000中小波滤波器的定点分析及其VLSI实现

对JPEG2 0 0 0中推荐的 5 /3整数滤波器和 9/7实数滤波器进行了硬件实现时所需要的有限精度分析 ;确定了小波变换过程中各个参数的最佳数据宽度 ,还确定了整个变换系统的数据通路的数据宽度。基于lifting的小波变换的特点结合嵌入式延拓算法提出了两种小波变换———折叠结构和长流水线结构 ;对两种结构进行了分析比较。最后 ,对折叠结构和相关的其它结构在所需存储单元的数量、存储单元的访问次数、处理能力以及功耗等方面进行了分析比较 ,可以看出文中提出的结构在性能上有明显优点。

提升算法离散小波变换的硬件实现

本文介绍一种小波变换提升算法的硬件实现,它可以设置为5/3和9/7小波变换并用于JPEG2000中。该硬件实现采用了折叠结构以达到减少硬件开销和提高硬件使用率的目的。其中的乘法部分采用了正则符号编码(CSD,Canonic Signed digit)把乘法运算转化为移位加/减操作,加快了变换速度。同时采用了嵌入式延拓进行数据延拓,也达到了加快运算速度和减少存储要求的目的。整个架构采用 VHDL 实现并通过仿真验证。