期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
一种新型高速嵌入式动态随机存储器
1
作者 臧松干 王鹏飞 +3 位作者 林曦 刘昕彦 丁士进 张卫 《微电子学》 CAS CSCD 北大核心 2012年第1期50-53,共4页
基于二维器件模拟工具,研究了一种采用栅控二极管作为写操作单元的新型平面无电容动态随机存储器。该器件由一个n型浮栅MOSFET和一个栅控二极管组成。MOSFET的p型掺杂多晶硅浮栅作为栅控二极管的p型掺杂区,同时也是电荷存储单元。写&quo... 基于二维器件模拟工具,研究了一种采用栅控二极管作为写操作单元的新型平面无电容动态随机存储器。该器件由一个n型浮栅MOSFET和一个栅控二极管组成。MOSFET的p型掺杂多晶硅浮栅作为栅控二极管的p型掺杂区,同时也是电荷存储单元。写"0"操作通过正向偏置二极管实现,而写"1"操作通过反向偏置二极管,同时在控制栅上加负电压使栅控二极管工作为隧穿场效应晶体管(Tunneling FET)来实现。由于正向偏置二极管和隧穿晶体管开启时接近1μA/μm的电流密度,实现了高速写操作过程,而且该器件的制造工艺与闪烁存储器和逻辑器件的制造兼容,因此适合在片上系统(SOC)中作为嵌入式动态随机存储器使用。 展开更多
关键词 嵌入动态随机存储器 栅控二极管 隧穿场效应晶体管
下载PDF
面向存储器核的内建自测试 被引量:4
2
作者 檀彦卓 徐勇军 +2 位作者 韩银和 李华伟 李晓维 《计算机工程与科学》 CSCD 2005年第4期40-42,65,共4页
存储器内建自测试是当前针对嵌入式随机存储器测试的一种经济有效的途径。它实质是 BIST测试算法在芯片内部的硬件实现,形成“片上BIST测试结构”,作为E RAM核与芯片系统其他逻辑电路的接口,负责控制功能,实现片上E RAM的自动测试。根... 存储器内建自测试是当前针对嵌入式随机存储器测试的一种经济有效的途径。它实质是 BIST测试算法在芯片内部的硬件实现,形成“片上BIST测试结构”,作为E RAM核与芯片系统其他逻辑电路的接口,负责控制功能,实现片上E RAM的自动测试。根据一个实际项目,本文介绍了MBIST的整体设计过程,并针对测试开销等给出了定量和定性的讨论。 展开更多
关键词 嵌入式随机存储器 测试 存储器 存储器 自测试技术
下载PDF
一种高速增益单元存储器的内建自测试方案 被引量:1
3
作者 严冰 解玉凤 +1 位作者 袁瑞 林殷茵 《固体电子学研究与进展》 CAS CSCD 北大核心 2012年第2期192-197,共6页
介绍了一种用于测试高速增益单元嵌入式动态随机存储器的内建自测试方案。该方案包括了指令集设计和体系结构设计。四级指令流水线的引入使全速测试成为可能。该设计方案可以通过执行不同的测试指令,对待测存储器执行多种类型的测试,从... 介绍了一种用于测试高速增益单元嵌入式动态随机存储器的内建自测试方案。该方案包括了指令集设计和体系结构设计。四级指令流水线的引入使全速测试成为可能。该设计方案可以通过执行不同的测试指令,对待测存储器执行多种类型的测试,从而达到较高的故障覆盖率。该内建自测试模块被集成在了一个存储容量为8kb的增益单元嵌入式动态随机存储器芯片中,并在中芯国际0.13μm标准逻辑工艺下进行了流片验证。芯片测试结果表明,该内建自测试方案可以在多种测试模式下对待测存储器执行全速测试,提高了测试速度,降低了对自动测试设备的性能要求,提高了测试的效率。 展开更多
关键词 内建自测试 增益单元 嵌入动态随机存储器
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部