嵌入式CPU的RTC实现时间戳标定的误差分析及改进

RTC时钟为嵌入式CPU系统提供了实时时间信息,在智能终端设备中通常被用来记录外部随机事件发生的时间。本文对此时间戳标定过程中存在的误差进行分析,并给出了基于FPGA代替RTC实现高精度时间戳标定的改进方案。

基于ARM核的嵌入式CPU内AHB接口的实现

本文分析了基于芯核的嵌入式CPU设计的特点,提出了设计基于ARM核的嵌入式CPU内AHB接口存在的空洞问题。结合体系的设计,给出了通过改进AHB总线解决这些空洞的方法。最后讨论了嵌入式CPU在硬件上对AHB接口的实现。

8位嵌入式CPU的AMBA^(TM) wrapper设计

论文提出了一种针对8位嵌入式CPU的AMBATMwrapper设计方法。加上wrapper后的CPU仍采用原指令系统,可以直接替换基于AMBATM总线SoC平台上的32位CPU,而无需对其它硬件作相应的改动,从而大大缩短了设计时间,提高了IP复用的效率。在性能上,相当于同类8位嵌入式CPU的处理速度,但面积和成本远小于32位的微处理器,因而具有较好的应用前景。

基于FPGA的嵌入式CPU的VHDL建模和设计

目前,基于FPGA的嵌入式CPU核的设计已成为SOC设计的重要部分.提出一种嵌入式CPU核的VHDL行为建模方法,与传统的基于电路结构建模的CPU核的设计方法不同,新的VHDL建摸方法是基于指令对数据流流通控制行为的描述.使用这种方法可以快速建创建兼容已有指令集的CPU核的VHDL模型,易于修改,提高设计效率.同时介绍了兼容8051单片机指令的CPU的VHDL设计例子,并给出使用ISE7.1工具在Xilinx的Sparten 3器件上进行综合实现CPU核设计的结果和使用Modesim6.0工具进行指令操作仿真的结果.仿真的结果显示该建模方法是可行的,设计的CPU核可以运行在125 MHz时钟工作频率,指令执行速度超过40 MIPS.

一种嵌入式CPU功能验证平台的设计

功能验证是嵌入式CPU设计中一项复杂而重要的工作。针对某8位嵌入式CPU的设计要求,提出了一种嵌入式CPU的高度集成化的功能验证平台。该验证平台集成了整个功能验证流程,包括验证程序开发、验证程序调试、验证数据生成、验证Testbench、验证配置环境、覆盖率分析、结果比较和分析及基于FPGA的硬件验证平台等。验证平台通过代码覆盖率的分析来改善验证的完备性。该验证平台原理清晰,结构简单,扩展灵活,提高了功能验证的效率和自动程度,对其它CPU验证平台的设计具有一定的参考价值。

一种带Cache的嵌入式CPU的设计与实现

基于FPGA平台实现了嵌入式RISC CPU的设计。根据项目要求,实现指令集为MIPSCPU指令集的一个子集,分析指令处理过程,构建了嵌入式CPU的5级数据通路。分析了流水线产生的相关性问题,采用数据前推技术和软件编译结合的解决方案。给出了控制单元、运算单元、指令Cache的实现与设计。在FPGA平台上实现并验证了CPU的设计。

嵌入式CPU设计中Cache性能的全局优化

论文针对嵌入式CPU设计方法的特点,提出了两个层次的Cache全局性能优化方法。一个是应用程序层次,即基于编译技术的以循环和数据变换理论为基础的优化数据位置的全局优化方法;另一个是系统层次,即优化Cache索引的全局优化方法。这些方法对嵌入式CPU的设计具有重要的指导作用,能有效地提高嵌入式系统的整体性能。

MC683XX系列嵌入式CPU在线下载程序的方法

目前用MC683XX系列嵌入式控制器生产的智能设备在电力系统已广泛应用,针对目前电力系统智能设备远程维护和软件升级的要求,介绍MC683XX系列嵌入式控制器在线下载程序的原理。分析了MC683XX的指令处理模块的特点,设计了引导程序和被下载程序的关系图。下载方式可采用串行口通讯、以太网通讯等多种方式。解决了引导程序和被下载程序的地址分配和二者程序切换问题,并提出方法实现被下载程序目标代码的格式转换,便于引导程序识别和使用。

嵌入式CPU外围接口电路的CPLD实现

介绍了一种采用CPLD实现嵌入式CPU外围电路的方法 ,将数据总线、译码单元、分频电路及逻辑电路集成于一片CPLD ,大大缩小了印制板的面积并提高了系统可靠性 ,同时 ,由于CPLD的现场可编程特性 ,整个系统的灵活性显著增强。

高性能嵌入式CPU特殊指令单元的设计与实现

为了增强嵌入式 CPU处理复杂运算的能力,加入特殊指令———乘积累加指令 MAC和置换指令 PERM.MAC用于提高CPU执行数字信号处理运算的效率,PERM用于增强加密、解密的运算性能.在集成电路设计过程中,运用了硬件资源共享、完全流水线、时钟控制等技术,使得整个运算单元在不增加过多芯片面积的条件下达到高性能、低功耗的设计指标.采用这种设计,在进行信息安全、多媒体处理时可以大大提高CPU的运算效率.

基于嵌入式CPU模块的血流参数检测系统的设计

设计了一个脉搏波心血管血流参数检测系统。该系统基于嵌入式CPU模块,采用简洁的旋转编码开关作为输入控制接口,集成了血压测量、检测结果快速打印的功能,同时可以保存检测结果以便于跟踪检测和动态分析。系统体积小、便于携带、操作简单、检测方便、无创,不仅可应用于临床,更适合在家庭及社区中使用。

嵌入式CPU的设计与仿真

介绍了用 VHDL语言实现嵌入式 CPU的模块化设计方法 ,很好地解决了和原有系统的兼容问题 ,介绍了用 VHDL语言描述嵌入式 CPU的实例 。

嵌入式CPU异常处理的设计及其硬件实现

嵌入式ＣＰＵ已成为ＳＯＣ设计的热点。异常处理是ＣＰＵ设计中最关键的部分。介绍嵌入式ＣＰＵ异常处理的一般机制，并在此基础上设计３２位ＣＰＵ的异常处理模块，给出了仿真结果，并讨论了其方便的可扩展性。

基于嵌入式CPU的G.722.1宽带语音编解码算法优化

针对目前语音编码器多采用DSP实现,而DSP处理器成本相对较高的弊端,提出了一种能在国内自主知识产权32位嵌入式CPU—CK510/520平台上实现宽带语音实时编、解码的设计方案。首先,研究了基于重叠调制变换技术的宽带语音编解码算法G.722.1;然后综合该算法原理和CK-CPU特性,对算法作了基于C语言和汇编语言的各种优化,使得算法程序更适合于硬件实现。实验结果表明,优化后的定点G.722.1编码器的算法复杂度得到有效降低,节约了内存空间,并取得了较好的语音重建效果。该研究成果不仅有助于形成基于单CPU的比较简单和低廉的语音、编解码应用解决方案,也有利于国产嵌入式CPU在语音领域的应用推广。

一款32位嵌入式CPU的定点加法器设计

根据一款32位嵌入式CPU的400MHz主频的要求,结合该CPU五级流水线结构,并借鉴各种算法成熟的加法器,提出了一种电路设计简单、速度快、功耗低、版图面积小的32位改进定点加法器的设计方案,为后续浮点加法器的设计提供了很好的铺垫。

基于嵌入式CPU的SBC音频编解码器的实现和优化

SBC(Subband Codec)算法是一种计算复杂度较低,能在中等比特率下传输高质量音频数据的音频编解码算法。重点介绍在自主知识产权32位嵌入式CPU CK520平台上实现SBC编解码器以及针对该平台进行优化的方法。实验结果表明该优化方案可行并使得SBC编解码器的运算速度在该平台下得到了很大的提高。

基于FPGA的嵌入式CPU的VHDL设计

提出一种嵌入式CPU核的VHDL行为设计方法,是基于指令对数据流流通控制行为的描述。该方法可以快速创建兼容已有指令集的CPU核的VHDL模型,易于修改,提高设计效率。同时介绍兼容8051单片机指令的CPU的VHDL设计例子,并给出使用Altera QuartusII工具在EP3C40Q240C8N器件上进行综合实现CPU核设计的结果。

基于MIPS嵌入式CPU的批量验证研究与实现

在全定制嵌入式CPU(中央处理器)的设计开发过程中,验证是十分重要且占用时间最长的工作。本文围绕批量验证这一主题,讲述了测试向量的编写技巧及批处理程序的运行机制,实现了对测试向量的批量验证并对结果进行统计分析。

ETX嵌入式CPU模块在车载GPS导航系统中的应用

介绍了ETX嵌入式CPU模块的特点,并在此基础上给出了基于该模块的车载GPS导航系统的设计方案。该车载GPS导航系统充分利用了ETX嵌入式CPU模块功能强大、可靠性高、结构灵活以及扩展性好的特点,已成功应用于某项目。

一种基于CK嵌入式CPU的G.729A语音编解码器

参考传统的语音压缩编码器的实现方法,提出一种基于CK嵌入式CPU的G.729A语音编解码器。介绍了G.729A语音算法的基本原理,并详细讨论了G.729A算法在国产嵌入式CPUCK510E上实时实现的算法和代码优化方法,实验结果证明优化后算法性能得到了很大地提高,平均编解码一帧语音数据时间小于10ms,满足实际应用的要求。这些优化的思想也适用于G.729A算法在其他类似CPU平台上的实现。