RCC与FR-4制作HDI的工艺兼容性及无铅化应用

文章采用不同型号的RC(C涂树脂铜箔)和不同型号的FR-4基板制作了不同材料组成的四层HDI板,考察了制作工艺的兼容性,对HDI样板进行了无铅化应用测试及相关耐热性测试,结果表明采用不同材料组成制作的四层HDI板表现良好的工艺兼容性,同时成品HDI样板具有优异的无铅焊测试可靠性,能够满足无铅焊应用要求。

CMOS工艺兼容的单片集成湿度传感器

设计并制备了一个CMOS工艺兼容的集成湿度传感器，将湿度传感器与CMOS测量电路集成在同一芯片上．片上集成的湿度传感器为叉指电容式，感湿介质为聚酰亚胺，本文给出了相应的感湿模型-针对湿度传感器在全量程电容变化量较小的特点，本文采用开关电容电路作为片上微电容测量电路，讨论了电路的原理并给出了模拟结果．芯片采用3μm多晶硅栅标准CMOS工艺进行流水．测量结果表明，片上集成湿度传感器在5～35℃有较好的直流输出特性，并且长时间稳定性良好．

与CMOS工艺兼容的氧化铪基铁电材料的亚稳相及其存储器器件力学

该文对新型的氧化铪基铁电晶体管存储器的巨大优势及其面临的工程和科学问题进行了详细评述,提出了存储器“器件力学”的概念.作为电子信息技术最核心的存储器是衡量国家综合实力和关系国家安全的战略性技术,我国全部依赖进口,几乎不能做到自主可控.新型存储器是我们“变轨超车”的绝佳机会.氧化铪基铁电晶体管(FeFET)存储器与CMOS(互补金属氧化物半导体)工艺完全兼容,这就为其产业化创造了得天独厚的先天条件.HfO2基铁电薄膜的FeFET存储器与CMOS兼容,可以实现FinFET(鱼鳍3D架构),可以突破后摩尔时代、有望填补“存储鸿沟”,具有超高抗辐射能力、能耗低等突出优点,将引领新型存储器的发展方向.疲劳性能不是很好、存储器存储窗口的均匀性欠佳是限制氧化铪基FeFET存储器产业化的技术瓶颈,即工程问题.亚稳相、复杂界面效应、存储器“器件力学”的理论基础不清楚是限制与CMOS工艺兼容的氧化铪基铁电存储器产业化的关键科学问题.需要从氧化铪基FeFET存储器面临的工程问题提炼出基础科学问题,通过氧化铪基材料的铁电物理本质、亚稳相及其本构关系的研究,将界面的物理力学性能研究作为一个桥梁,提出栅极电压VG即“场效应”和“铁电性”双控制因素下的存储器“器件力学”理论模型和实验研究方法,从而为解决氧化铪基FeFET存储器的技术瓶颈提供理论和实验支撑.

与Si工艺兼容的Si/SiGe/SiHBT研究

我们对 Si/Si Ge/Si HBT及其 Si兼容工艺进行了研究 ,在研究了一些关键的单项工艺的基础上 ,提出了五个高速 Si/Si Ge/Si HBT结构和一个低噪声 Si/Si Ge/Si HBT结构 ,并已研制成功台面结构 Si/Si Ge/Si HBT和低噪声 Si/Si Ge/Si HBT,为进一步高指标的 Si/Si Ge/Si

PJFET与双极兼容工艺技术研究

通过对PJFET与双极兼容工艺技术的研究，解决了PJFET和双极兼容工艺中的技术难点，得到了IDSS=150-350μA（W／L=10：1）、Vp=0．8～1．2V、IGSS=10^-12～10^-11 A的高性能PJFET和β=100-250、BVCEO≥36V、Ua≥100V的NPN管。采用该技术，成功研制出一种偏置电流小于100pA的高精密双极结型场效应晶体管（BJFET）集成运算放大器，获得了良好的效果。

600V高低压兼容BCD工艺及驱动电路设计

基于高压功率集成电路的关键参数性能要求和现有工艺条件,在国内3μmCMOS工艺基础上,开发出8～9μm薄外延上的600VLDMOS器件及高低压兼容BCD工艺,并设计出几款600V高压半桥栅驱动电路。该工艺在标准3μm工艺基础上增加N埋层、P埋层及P-top层,P埋层和P阱对通隔离,形成各自独立的N-外延岛。实验测试结果表明:LDMOS管耐压达680V以上,低压NMOS、PMOS及NPN器件绝对耐压达36V以上,稳压二极管稳压值为5.3V。按该工艺进行设计流片的电路整体参数性能满足应用要求,浮动偏置电压达780V以上。

兼容标准CMOS工艺的高压器件设计与模拟

在 Synopsys TCAD软件环境下 ,模拟实现了与 0 .5 μm标准 CMOS工艺兼容的高压 CMOS器件 ,其中NMOS耐压达到 10 8V,PMOS耐压达到 - 6 9V.在标准 CMOS工艺的基础上添加三块掩膜版和五次离子注入即可完成高压 CMOS器件 ,从而实现高、低压 CMOS器件的集成 .此高压兼容工艺适用于制作带高压接口的复杂信号处理电路 .

一种全新的高性能n－JFET和n－p－n兼容工艺

本文提出了一种全新的ｎ－ＪＦＥＴ和ｎ－ｐ－ｎ兼容工艺，采用二次外延实现了ＪＦＥＴ和ｎ－ｐ－ｎ的隔离。介绍了工艺流程，并对工艺上第一外延的厚度和浓度、二次硼埋浓度以及隔离的温度和时间对ｎ－ＪＦＥＴ的Ｖ＿ｐ和ｎ－ｐ－ｎ管的性能的影响进行了讨论。采用这种工艺研制出了Ｖ＿ｐ达３．５～４．５Ｖ，Ｉ＿（ＤＳＳ）＝１５ｍＡ的ＪＦＥＴ和ｆ＿Ｔ＝８００ＭＨｚ，β＝１００，ＢＶ＿（ｃｅｏ）≥２５Ｖ的ｎ－ｐ－ｎ管，并成功运用于调制解调开关侧音放大器中。

光电互联组装工艺流程设计

光电互联技术是解决电子设备向高频率、高速度、高集成发展瓶颈的关键技术,而组装工艺技术在光电互联中处于重要地位。针对光电互联要求高精度定位、高兼容性的特点,在分析光电互联技术原理的基础上,从新的角度提出光电互联的组装工艺难题,提出组装工艺解决方案,设计关键组装工艺流程。分析表明,通过控制组装工艺关键技术参数,设计合理的组装工艺流程,能够解决所提出的新组装工艺难题,满足基于光波导的光电互联技术的组装要求。

SnO_(2)和TiO_(2)薄膜在钙钛矿材料上的原子层沉积工艺

金属电极与卤素之间的扩散反应是造成钙钛矿太阳电池(PSC)衰退的重要因素,而利用原子层沉积(ALD)技术在金属电极和钙钛矿活性层之间沉积致密且电学性能良好的缓冲层,是解决上述问题的优选方案之一.本文主要研究了利用ALD技术在金属有机卤化物钙钛矿材料上沉积SnO_(2)和TiO_(2)薄膜的工艺兼容性问题.通过X线衍射和紫外-可见吸收光谱等技术,表征了分别作为钛源和锡源的四(二甲氨基)钛(TDMATi)和四(二甲氨基)锡(TDMASn)脉冲以及不同温度下水脉冲对钙钛矿薄膜结构的影响,分析了不同前驱体源的脉冲及吹扫时间对薄膜沉积模式的影响,获得了与钙钛矿材料相兼容的SnO_(2)和TiO_(2)薄膜的优化ALD工艺.将优化后的SnO_(2)和TiO_(2)薄膜ALD工艺应用于倒置PSC制备,对电池的J-V曲线和大气环境下的稳定性测试结果表明,基于ALD技术沉积的SnO_(2)和TiO_(2)缓冲层的引入,使得PSC的稳定性明显改善,而且其功率转换效率也有所提高.

CMOS兼容高Q值微机电系统悬浮片上螺旋电感

利用微机电系统（MEMS）表面微加工技术设计并制作了一种应用于无线电引信射频前端的CMOS兼容高Q值悬浮片上螺旋电感.电感的制作工艺在热预算和材料选择上均具有良好的CMOS兼容特性.通过采用铜金属悬浮线圈结构减小了片上螺旋电感损耗因素,显著提高了片上螺旋电感Q值.采用电磁场有限元分析软件HFSS对该电感模型进行了仿真研究,完成了悬浮片上螺旋电感的制备并进行了测量.测量结果表明：所设计的CMOS兼容MEMS悬浮片上螺旋电感Q值在1～7.6GHz测量频段均大于20,在7.4 GHz频段最大值达到了38.

一种实用的高压BiCMOS关键工艺技术研究

提出了一种实用的高压BiCMOS工艺。该工艺集成了高性能耗尽型NJFET、NPN、VPNP、高压NMOS、高压PMOS、NMOS、PMOS、齐纳二极管,以及铬硅电阻、磷注入电阻等有源和无源器件。NJFET的夹断电压为-1.5 V,击穿电压为17 V;高压MOS管的击穿电压为37 V;齐纳二极管在25μA时其反向击穿电压为5.5 V。使用该工艺,研制了一款低压差线性稳压器(LDO),基准源静态电流小于1.5μA。该工艺还可广泛应用于高压A/D、D/A转换器的研制。

高压CMOS电路的设计及制造工艺研究

介绍了一种与常规CMOS电路兼容的高压CMOS电路版图设计及工艺加工技术。在该技术中采用了非自对准的场区掺杂,增加场区掺杂浓度,轻掺杂漏区以形成漂移区等提高MOS晶体管击穿电压的一系列技术措施,使MOS晶体管的源漏击穿电压提高至35V以上,电路在24V电压下可以正常工作。

基于0.5μm CMOS集成电路高低压兼容技术研究

将高压MOSFETs器件集成到低压CMOS数字和模拟电路中的应用越来越频繁。文章参考了Parpia提出结构,将高压NMOS、PMOS器件制作在商用3.3V/5V 0.5μmN-阱CMOS工艺中,没有增加任何工艺步骤,也没有较复杂BiCMOS工艺中用到的P-阱、P+、N+埋层,使用了PT注入。通过对设计结构的PCM测试,可以得到高压大电流的NMOS管BVdssn>23V～25V,P管击穿BVdssp>19V。同时,文章也提供了高压器件的设计思路和结果描述。

新型薄Al-Si镀层热成形高强钢的性能研究

为了突破传统Al-Si镀层热成形钢的专利限制,开发一种新型薄Al-Si镀层热成形钢,通过严格限定镀层厚度上下限来保证钢板的各项性能。采用拉力实验机验证新材料热成形前、后机械性能;采用金相显微镜验证热成形前、后的组织演变和镀层演变;采用盐雾试验来验证热冲压后的钢板耐腐蚀性能;采用现有生产线所使用的焊装胶来验证钢板的粘胶匹配性能;采用现生产涂装工艺来验证钢板的前处理兼容性和电泳漆性能。各项验证结果显示新型薄Al-Si镀层热成形钢满足机械性能、防氧化、耐腐蚀要求,同时与常规的焊装工艺和涂装工艺具备良好的兼容性。

CMOS兼容的Si基GaN准垂直结构肖特基势垒二极管

在Si基GaN上制备了与CMOS工艺兼容的高性能准垂直结构肖特基势垒二极管(SBD)。探索了在GaN体材料上基于Ti/Al/Ti/TiN结构的无金欧姆接触工艺,在650℃的N_(2)氛围退火60 s实现了较好的欧姆接触性能。通过采用电感耦合等离子体(ICP)干法刻蚀工艺,实现了低损伤的侧壁。同时采用TiN作为肖特基金属,实现了较低的开启电压。器件制备完成后对其进行分析表征。测试和分析结果表明,制备的无金工艺的准垂直GaN SBD实现了0.5 V的低开启电压,0.37 mΩ·cm^(2)的比导通电阻,理想因子为1.06,势垒高度为0.81 eV。器件的击穿电压为256 V,巴利加优值(BFOM)达到了177 MW/cm^(2)。研究表明,采用无金工艺制备GaN SBD具有技术上的可行性,该技术有望降低GaN SBD的制造成本。

介质超构表面的CMOS兼容制备工艺的进展

超构表面为纳米光子器件赋予了更高的自由度与灵活度,使实用的微纳米光子器件的实现成为可能。基于高折射率半导体材料的介质超构表面制备技术可以和半导体集成电路的制作工艺结合,有希望在攻克超构表面大面积和高通量制备技术难题上发挥重要的作用,因此对其光场调控性能和制备工艺的研究是该领域近年来的重要发展方向。本文从硅、氮化硅和二氧化钛等介质超构表面出发,介绍了超构表面高通量制造技术的发展。此外,介绍了基于大面积制造技术实现实际应用的基于纳米光子器件的光学器件,如显示、成像、光调控器件。

MEMS技术在非制冷红外探测器中的应用

随着微探测器的广泛应用,M E M S 技术因其微小、智能、可执行、可集成、工艺兼容性好、成本低等特点,被越来越多地应用于微探测器的制造工艺中,为该领域的研究提供了新途径。本文简要介绍了 MEMS 技术的工艺及其主要特点,并对 MEMS 技术在非制冷红外探测器研制方面的应用作了比较详细的阐述。

电容式Lamb波器件的信号接收方法

提出了激励和接收均使用电容式叉指换能器(Capacitive Interdigital Transducers,CIDT)的集成化的电容式Lamb波器件。利用电容式叉指换能器直接激励和接收Lamb波非对称模式的方式,解决了机电耦合效率的问题。在分析各种电容检测电路的基础上,针对Lamb波电容式检测的特殊性,选择了直流电路法来进行接收电容变化规律的测量。为说明直流电路法的适用性,设计了波动检测验证实验。实验结果表明:用直流电路法测量得到的声波信号与其理论计算值之间误差仅为2.4%,证明了直流电路法的适用性,解决了目前Lamb波器件的功能材料层的制作工艺均与传统集成电路工艺不兼容的问题。