MLC型NAND闪存中基于MI异构的Polar码优化

为了进一步提高多级单元(multi-level-cell, MLC)闪存的耐久度和可靠性,提出了一种MLC闪存信道中基于互信息量(mutual information, MI)异构的polar码优化方法.该方法利用对数似然比(log-likelihood ratio, LLR)分布在MLC闪存信道和AWGN(additive white Gaussian noise)信道中的差异性,以MI重新拟合LLR分布,得到在闪存信道下等效的标准方差,从而进行高密度存储系统中的polar码优化设计.随后,分析了不同的polar码构造法对多级存储单元的纠错性能影响,并与所提的构造方法进行比较.仿真结果表明该文优化方法优于AWGN信道下传统的构造方法,当编程/擦除(program-and-erase, PE)循环为21 000次时,与蒙特卡罗法相比其误码率(bit error rate, BER)性能提升2个数量级,且在BER为2×10^-5时可增加6 800次的编程/擦除循环.

MLC型NAND闪存中Polar码的优化设计

为了进一步提升多级存储单元的纠错性能,提出了一种基于多级存储单元阈值电压分布的Polar码优化设计方法。针对多级存储单元的固有特性,该方法迭代计算各存储单元比特的巴氏参数值优化设计Polar码。分析了不同构造方法对多级存储单元闪存性能的影响,并与文中所构造的Polar码和系统Polar码在多级存储单元信道中的性能进行了比较。仿真结果表明:在多级存储单元信道中,当误码率为10^(-5)时,本文所构造的Polar码与高斯信道下经典巴氏参数法构造的Polar码相比可获得约2 d B增益;当信噪比为21 d B时,与蒙特卡罗法构造的Polar码相比,文中设计的系统Polar码的误码率可提升2个数量级。

基于二进制对称信道的极化码研究

现有极化码构造方案仅适用于二进制删除信道和加性高斯白噪声信道。为此,研究极化码在二进制对称信道(BSC)的构造方案。分析BSC中的极化码构造方式和编译码算法原理,利用连续删除译码算法对极化码在BSC中的纠错效率进行测试。仿真结果表明,蒙特卡罗法构造的极化码相对于巴氏参数法构造的极化码具有较好的纠错效率。

F_(3)上一类极化码的性质

极化码是一种新型的编码方式,在对称二元输入离散无记忆信道下通过合成与分裂信道会产生极化现象。Arikan在理论上证明了极化码可以达到香农极限。核矩阵决定了信道合成与分裂的效果。研究了有限域F_(3)上的极化率最优的3阶核矩阵B_(N)G_(3)^(n)(B_(N)是一个置换矩阵,n表示n次克罗内克积)。通过编程发现F_(3)上互不等价的极化率最优的核矩阵共计18个。选取了一个特定核矩阵分析并证明了其相关性质。