考虑模块翻转和空白区域再分配的基于静电场的固定边框布图规划

目前,基于解析方法的布图规划取得了很好的结果,模块翻转有实际应用场景且可以进一步优化结果,但解析方法尚无法处理模块翻转问题。因此,本文首次尝试使用统一的解析方法来解决这一问题,提出了一种新的力,即翻转力。在总体布图规划阶段,翻转力能根据线长将每个模块翻转到理想的方向。此外,基于静电场模型设计了一个新的总体布图规划流程。在该流程中,本文对超大型模块的密度计算进行了特殊处理,以减小超大型模块的排斥力,使得其他模块能更加靠近超大型模块,从而实现更加均匀的模块分布。为了更好地利用边框处缝隙中的空白区域,提出了一种边框处缝隙处理方法。最后,在布图规划算法中添加了后处理阶段以进一步优化布图结果。该后处理阶段首先基于混合整数线性规划的翻转模型对模块的翻转方向进行再次优化,然后使用本文提出的新的空白区域再分配方法。该方法减小了线性规划问题中约束条件的数量且能进行多轮次的优化,相对于以往的方法能够更有效地缩短线长。在HB+和ami49_x基准电路上,实验结果表明,本文的布图规划算法与最好的布图规划算法相比,平均半周长线长分别至少减小了13.3%和13.7%。

基于7 nm NPU预布局的布图优化设计

为了解决7 nm布图设计中直通寄存器在自动布局时不能均匀分布且高宽比相差较大、纵向绕线较多的问题,提出在布图阶段提前布局直通寄存器,并将宏单元放置在模块上下两端以避开直通寄存器密集位置的优化方法;并针对7 nm工艺对宏单元位置的约束,通过工具命令语言(TCL)脚本修复宏单元在布图阶段引起的违例。结果表明:相较于摆放在四周的布图规划,优化后的布图规划中建立时间最差负违例(WNS)减少0.131 ns,负违例总和(TNS)下降约80%,纵向拥塞从9.23%降至0.98%,功耗下降约500 mW;优化布图后执行TCL脚本,宏单元引起的违例下降了288条,相较人工修复节约了90%以上的时间。

集成电路布图设计专有权保护机制探析

集成电路布图设计作为一种新兴的知识产权客体,其保护模式区别于著作权和专利权,但又存在紧密联系,探索出了一条“工业版权”的保护路径。针对布图设计的现有保护机制尚不完善,司法实务中也存在不同裁判观点的现状,在理清布图设计的保护客体、获权要件、保护范围、侵权判断规则和非以“公开换保护”本质的基础上,完善布图设计专有权的确权机制、引入刑事保护措施等强化法律保护,与此同时以利益平衡原则为判断标准,明确反向工程抗辩成立要素、限缩商业使用权的权能范围等权利限制机制,以探索布图设计专有权更优保护路径。

面向软模块的稳定固定边框布图规划算法

该文提出一种稳定的面向软模块的固定边框布图规划算法。该算法基于正则波兰表达式(Normalized Polish Expression,NPE)表示,提出一种基于形状曲线相加和插值技术的计算NPE最优布图的方法,并运用模拟退火(Simulation Annealing,SA)算法搜索最优解。为了求得满足固定边框的布图解,提出一种基于删除后插入(Insertion After Delete,IAD)算子的后布图优化方法。对8个GSRC和MCNC电路的实验结果表明,所提出算法在1%空白面积率的边框约束下的布图成功率接近100%,在总线长上较已有文献有较大改进,且在求解速度上较同类基于SA的算法有较大优势。

基于新约束图模型的布图规划和布局算法(英文)

布图规划和布局构形的表示是基于随机优化方法的布图规划和布局算法的核心问题 .针对 Non- slicing结构的布图规划和布局 ,提出了一种新的基于约束图表示的模型 .基于该模型及其性质 ,可以得到近似 O(n)时间复杂度的有效的布局算法 .通过引入变形网格的假设 ,得到了一种新的更加精确的 Non- Slicing结构的表示模型 :梯形网格模型 .其空间复杂度为 n(3+ lg[n]) ,时间复杂度为 O(n) ,解空间规模为 n!2 3 n-7.已经证明 ,梯形网格模型可以表示所有的 Slicing结构的布局 ,同时又可以有效地表示 Non- Slicing结构的布局 ,而时间复杂度与 Slicing表示相同 .实验结果表明 ,该表示优于刚刚发表的 O- tree模型 .梯形网格模型是一种拓扑模型 ,而 O- tree的表示依赖于模块的尺寸 。

试论我国集成电路布图设计的知识产权保护

集成电路布图设计是TRIPS协议规定的知识产权保护对象之一。集成电路产业是当今电脑网络技术的基础产业,如何对集成电路布图设计的知识产权进行法律保护是近年来知识产权法律界很关心的课题。由于集成电路布图设计具有的特殊特征,对它采取何种知识产权的保护方法也在理论界引发了分歧。本文论述了其作为特殊的知识产权客体而受到专门保护的必要性,并阐述了我国集成电路布图设计保护的理论体系,对其中的一些问题提出了自己的一些看法。

论集成电路布图设计保护法的特点

2001年4月2日,我国颁布《集成电路布图设计保护条例》。集成电路布图设计保护法作为一个独立的知识产权法律部门,它有自己本质的特点。首先,集成电路布图设计保护法有自己的保护对象。集成电路布图设计保护法所保护的不是集成电路产品,而是集成电路中的布图设计这一无形财产。其次,集成电路布图设计保护法有独特的保护条件,集成电路保护法并不保护所有的布图设计,得到法律保护的布图设计,必须具备以下条件:1.布图设计必须具有独创性;2.布图设计必须具有客现表现形式和可复制性;3.布图设计必须登记。再次,集成电路布图设计保护法有独特的权利保护期。

布图设计自动化研究现状

1998年6月15～19日,在美国旧金山举行的第3届国际设计自动化会议(Design Au-tomation Conference),是电子CAD方面规模最大、水平最高的世界范围学术会议。会议期间同时举办IC CAD产品展览会。我国电子工业部组团参加会议,中国华大集成电路设计中心在CAD产品展览会上展出了我国自主开发的熊猫2000VLSI CAD系统。

考虑缺陷率模型的多项目晶圆布图规划算法

针对随机缺陷会降低多项目晶圆实际产出的问题,提出一种新的多项目晶圆布图规划算法。通过在布图规划中引入缺陷率模型的方法,增加芯片产量的裕量,降低因随机缺陷造成的产量损失。同时优化模拟退火流程,使得在布图尺寸约束条件下,布图规划过程能够跳出局部最优解陷阱。对工业实例进行布图规划的结果表明,该算法能够接受不满足布图尺寸约束条件的中间结果,从而遍历解空间,得到全局最优的布图,并且相对已有算法,使用相同数量晶圆进行切割时,算法的布图结果增加了137%的芯片产量的总裕量,同时,降低了25%的工作芯片所需要生产的晶圆数量。

a-Si TFT OLED有源驱动阵列参数的优化与布图设计

主要介绍了用于有源驱动有机发光二极管显示屏的非晶硅薄膜晶体管阵列中各种电子器件参数的设计依据,通过理论计算,确定了单元像素中的各种器件参数;利用Aim spice进行模拟仿真,对器件的参数进行了优化;利用L Edit进行布图设计,完成了阵列像素的版图。该设计对小尺寸非晶硅有源驱动OLED的研究开发有一定的意义。

2TF:一种协同考虑过硅通孔和热量的三维芯片布图规划算法

三维芯片由多个平面器件层垂直堆叠而成,并通过过硅通孔(TSV,Through Silicon Via)进行层间互连,显著缩短了互连线长度、提高了芯片集成度.但三维芯片也带来了一系列问题,其中单个过硅通孔在目前的工艺尺寸下占据相对较大的芯片面积,且其相对滞后的对准技术亦降低了芯片良率,因此在三维芯片中引入过多的过硅通孔将增加芯片的制造和测试成本.垂直堆叠在使得芯片集成度急剧提高的同时也使得芯片的功耗密度在相同的面积上成倍增长,由此导致芯片发热量成倍增长.针对上述问题,本文提出了一种协同考虑过硅通孔和热量的三维芯片布图规划算法2TF,协同考虑了器件功耗、互连线功耗和过硅通孔数目.在MCNC标准电路上的实验结果表明,本文算法过硅通孔数目和芯片的峰值温度都有较大的降低.

一种有效的软件结构图的布图算法

信息的可视化表示是帮助理解软件结构的重要手段 .结构化软件中的复杂的模块调用为软件结构的分析和理解带来不便 ,为此提出一种以模块连接度 (扇入扇出系数和 )为特征的广义张量平衡算法 ,以图形方式直观地表现出模块之间复杂的调用关系 .具体讨论了算法应遵循的原则 ,给出了算法的可操作规则集 .实践证明 ,该算法布出的图形具有高度的对称性和紧耦合性 ,且层次分明 ,线间交叉少 ,同时符合图形语义要求和协调性原则 .

UML类图层次化自动布图算法

UML类图能够有效地帮助软件工程师理解大规模的软件系统,而优化图元的空间布局可以增强类图的可读性和可理解性.由于类图中继承关系具有明显的层次特性,因此类图自动布局大多采用层次化的布图算法.此外,类图布局需要考虑相关的领域知识以及绘制准则,因而通用嵌套有向图层次化布局算法不能直接用于类图的绘制,它们必须加以扩展.但是,已有的类图层次化方法并没有考虑类图中图元的嵌套关系,这将导致自动布局方法不能处理类图中包与类、接口之间的包含关系.在考虑图绘制美学、UML类图绘制以及软件可视化等相关知识的基础上,选取了一组布图准则并分析了嵌套关系在层次分配、层内排序和坐标分配中引入的约束,通过在层次化方法的主要步骤中引入嵌套约束,提出了嵌套有向图层次化布图算法.实验结果表明,扩展的布图算法能够适应于逆向类图的绘制,它具有层次清晰、支持图元嵌套、交叉数目少以及占用面积小等优点.

基于权重的超大规模集成电路布图规划算法

针对超大规模集成电路布图规划问题各个模块的面积以及长边长度的不同,提出权重的概念,并根据各个模块权重的不同;在优化过程中以不同概率选择相应的模块,克服了原有算法以相同的概率选择各个模块的缺点,达到了更好的布图规划效果.

华北地台北缘西段额布图镍矿超镁铁质岩岩体锆石的SHRIMP年龄特征及其示踪意义

额布图矿床于上世纪90年代发现,是直接出露在地表、赋存在超镁铁质岩体中的镍(钴、铜)矿床。前人依据区域地质、构造等资料,认为它属于海西中期产物,但没有确切的测年数据。虽然该矿床(岩体)规模小,但其大地构造位置重要。且超镁铁质岩体本身在地表分布少、既是研究地幔物质组成最直接的对象、又是确定古板块边界位置的重要依据。因此,研究查明额布图超镁铁质岩体的形成地质时代,对于研究中亚造山作用在狼山地区的地幔岩浆上侵活动及其演化过程。

基于神经网络的布图设计产业化前景评估

给出了集成电路布图设计产业化前景的评价指标体系,并通过构建前馈神经网络专家系统,对集成电路布图设计的产业化前景进行综合分析。该指标体系和专家系统较好地解决了对集成电路布图设计的产业化前景进行综合分析的问题。选择17个集成电路布图进行了实例分析,对比分析的结果表明该系统具有强大的计算与学习能力,能迅速快捷地判断布图设计的产业前景。

SOC中Data-Path布图设计面临的挑战(英文)

目前所设计的系统级芯片 (SOC)包含有多个 data- path模块 ,这使得 data- path成为整个 G大规模集成电路 (GSI)设计中最关键的部分 .以往的布图理论及算法在许多方面已不能满足 data- path布图设计的需要 ,这主要是由于传统的布图工具没有考虑 data- path所特有的电路结构特点 . Data- path具有规整的位片结构 ,具有很高的性能指标要求 ,如对于时延、耦合效应和串扰等性能都有严格的要求 .此外 ,data- path中还存在大量成束状结构的 BUS线网 .文中提出了 data- path布图设计所面临的挑战 .从介绍 data- path布图的基本问题入手 ,重点分析了 data- path布图设计中的关键技术 ,并在讨论已有研究工作的基础上针对不同的布图阶段提出了可行的技术路线与设想 .

一种随机并行算法及其在VLSI布图中的应用

在ＶＬＳＩ布图中，有许多可以归结为组合优化的问题，用传统方法解决这类问题时，很容易陷入局部极值．利用一种随机并行算法－Ａｌｏｐｅｘ算法，通过将ＶＬＳＩ布图中的一些问题公式化，并选择适当的退火策略和参数值来寻找一个代价函数的全局极值以得到最佳结果．通过实例进行了验证，得到了比较好的结果．

一种基于继承次序与相关度的布图算法

在层次图边交叉最小化问题上,常规启发算法或者时间复杂度大或者布图效果不佳。基于Sugiyama布图算法模式,提出了一种交叉数减少算法,并从布局与布线两个主要方面介绍了其实现过程。两层图上的实验表明,该算法具有较好的性能,一定程度上克服了时间复杂度与效果的矛盾。